【摩托罗拉半导体技术资料MC14559B请参见398页MC14560BNBCD ADDER该MC145】,IC型号MC14560BCP,MC14560BCP PDF资料,MC14560BCP经销商,ic,电子元器件-51电子网

摩托罗拉

半导体技术资料

MC14559B

请参见398页

MC14560B

NBCD ADDER

该MC14560B增加了两个4位数字的NBCD （自然二进制编码

十进制）格式，导致款项和携带NBCD代码输出。

此设备还可以减去当一组输入补充有

一个9的补码（ MC14561B ）。

所有输入和输出都是高电平有效。的进位输入为所述至少

显著的数字连接到VSS无套利研究。

在所有输入端保护二极管

电源电压范围为3.0伏到18伏直流

可驱动两个低功耗TTL负载或一个低功耗的

肖特基TTL负载超过额定温度范围

最大额定值*

（电压参考VSS）

符号

VDD

参数

直流电源电压

L结尾

陶瓷的

CASE 620

P后缀

塑料

CASE 648

价值

单位

- 0.5 + 18.0

VIN，VOUT

IIN，电流输出

TSTG

输入或输出电压（ DC或瞬态）

- 0.5 VDD + 0.5

500

- 65至+ 150

260

输入或输出电流（ DC或瞬态）

每个引脚

功耗，每包

储存温度

焊接温度（ 8秒焊接）

后缀

SOIC

CASE 751B

订购信息

MC14XXXBCP

MC14XXXBCL

MC14XXXBD

塑料

陶瓷的

SOIC

TA = - 55 °至125°C的所有软件包。

框图

CIN

COUT

*最大额定值超出这可能会损坏设备的价值。

温度降额：

塑料“P和D / DW”套餐： - 7.0毫瓦/

C来自65

C至125

陶瓷“L”套餐： - 12毫瓦/

c从100

C至125

真值表*

输入

CIN

COUT

产量

VDD = 16 PIN

VSS = 8 PIN

*部分真值表显示为代表的输入值逻辑运算。

该器件包含保护电路，以防止损坏

由于高的静态电压或电场。但是，必须注意事项

要注意避免超过最大额定更高任何电压的应用

电压为这个高阻抗电路。为了正常工作， Vin和

Vout的应被约束的范围内的VSS

≤

（ VIN或VOUT ）

≤

VDD 。

未使用的输入必须始终连接到一个适当的逻辑电压

电平（例如， VSS或VDD）。未使用的输出必须悬空。

REV 3

1/94

摩托罗拉CMOS逻辑数据

摩托罗拉公司1995年

1994

MC14560B

电气特性

（电压参考VSS）

特征

符号

VOL

VDD

VDC

5.0

VIH

5.0

IOH

来源

5.0

IOL

5.0

—

5.0

– 3.0

– 0.64

– 1.6

– 4.2

0.64

1.6

4.2

—

0.1

—

5.0

– 2.4

– 0.51

– 1.3

– 3.4

0.51

1.3

3.4

—

– 4.2

– 0.88

– 2.25

– 8.8

0.88

2.25

8.8

0.00001

5.0

0.005

0.010

0.015

—

0.1

7.5

5.0

– 1.7

– 0.36

– 0.9

– 2.4

0.36

0.9

2.4

—

1.0

—

150

300

600

MADC

3.5

7.0

—

3.5

7.0

2.75

5.50

8.25

—

3.5

7.0

—

MADC

民

—

– 55

125

最大

民

—

典型值＃

最大

民

—

最大

单位

VDC

输出电压

VIN = VDD或0

“0”电平

0.05

—

1.5

3.0

4.0

0.05

—

1.5

3.0

4.0

0.05

—

1.5

3.0

4.0

VDC

“1”电平

输入电压= 0或Vdd的

输入电压

“0”电平

（ VO = 4.5或0.5伏）

（ VO = 9.0或1.0伏）

（ VO = 13.5或1.5伏）

“1”电平

（ VO = 0.5或4.5伏）

（ VO = 1.0或9.0伏）

（ VO = 1.5或13.5伏）

输出驱动电流

（ VOH = 2.5伏）

（ VOH = 4.6伏）

（ VOH = 9.5伏）

（ VOH = 13.5伏）

（ VOL = 0.4 V直流）

（ VOL = 0.5 V直流）

（ VOL = 1.5 V直流）

输入电流

输入电容

（ VIN = 0 ）

静态电流

（每包）

总电源电流**

（动态加静态，

每包）

（所有输出CL = 50 pF的，所有的

缓冲切换）

VIL

—

2.25

4.50

6.75

—

VOH

4.95

9.95

14.95

4.95

9.95

14.95

5.0

4.95

9.95

14.95

VDC

SINK

IIN

CIN

国际直拨电话

μAdc

IT = （ 1.68

μA /千赫）

F + IDD

IT = （ 3.35

μA /千赫）

F + IDD

IT = （ 5.03

μA /千赫）

F + IDD

μAdc

#Data标有“典型值”是不被用于设计目的，但只是作为IC的潜在性能的指示。

**给出的公式只在25的典型特征

计算总电源电流在负载以外50 pF的：

IT （ CL ） = IT （ 50 pF的） + （ CL - 50 ） VFK

其中： IT是

（每包）， CL在PF， V = （ VDD - VSS ）的电压，女在kHz的输入频率， K = 0.005 。

引脚分配

CIN

VSS

VDD

COUT

MC14560B

摩托罗拉CMOS逻辑数据

开关特性*

（ CL = 50 pF的， TA = 25

特征

输出上升时间和下降时间

tTLH ， TTHL = （ 1.5纳秒/ PF ） CL + 25纳秒

tTLH ， TTHL = （ 0.75纳秒/ PF ） CL + 12.5纳秒

tTLH ， TTHL = （ 0.55纳秒/ PF ） CL + 9.5纳秒

符号

VDD

5.0

民

—

典型值＃

100

最大

200

100

单位

tTLH ， TTHL

传播延迟时间

A或B至S

tPLH的，的TPH1 = （ 1.7纳秒/ PF ） CL + 665纳秒

tPLH的，的TPH1 = （ 0.66纳秒/ PF ） CL + 297纳秒

tPLH的，的TPH1 = （ 0.5纳秒/ PF ） CL + 195纳秒

A或B COUT

tPLH的，的TPH1 = （ 1.7纳秒/ PF ） CL + 565纳秒

tPLH的，的TPH1 = （ 0.66纳秒/ PF ） CL + 197纳秒

tPLH的，的TPH1 = （ 0.5纳秒/ PF ） CL + 145纳秒

CIN到COUT

tPLH的，的TPH1 = （ 1.7纳秒/ PF ） CL + 465纳秒

tPLH的，的TPH1 = （ 0.66纳秒/ PF ） CL + 187纳秒

tPLH的，的TPH1 = （ 0.5纳秒/ PF ） CL + 135纳秒

关断延迟时间

CIN向S

tPLH的= （ 1.7纳秒/ PF ） CL + 715纳秒

tPLH的= （ 0.66纳秒/ PF ） CL + 197纳秒

tPLH的= （ 0.5纳秒/ PF ） CL + 215纳秒

导通延迟时间

CIN向S

的TPH1 = （ 1.7纳秒/ PF ） CL + 565纳秒

的TPH1 = （ 0.66纳秒/ PF ） CL + 197纳秒

的TPH1 = （ 0.5纳秒/ PF ） CL + 145纳秒

TPLH

5.0

的TPH1

5.0

—

650

230

170

1800

600

450

—

800

350

240

2250

975

750

tPLH的，的TPH1

5.0

—

750

330

220

650

230

170

550

220

160

2100

900

675

1800

600

450

1500

600

450

*给出的公式只在25的典型特征

#Data标有“典型值”是不被用于设计目的，但只是作为IC的潜在性能的指示。

20纳秒

90%

50%

10%

20纳秒

VDD

VSS

任何输入

20纳秒

90%

50%

10%

TPLH

的TPH1

20纳秒

VDD

VSS

所有的输入

VOH

任何输出

VOL

占空比= 50 ％

连接到相应的CL负载所有输出

F =系统时钟频率

tTLH

TTHL

任何输出

50%

10%

90%

VOH

VOL

图1.功耗波形

图2.开关时间波形

摩托罗拉CMOS逻辑数据

MC14560B

功能等效逻辑图

CIN

COUT

VDD = 16 PIN

VSS = 8 PIN

加/减

MC14561B

COMP

MC14560B

CIN

单位

COUT

零

一个MC14560B和MC14561B允许

BCD数字被添加到或从减

第二位数字，如在本典型config-

uration 。第二MC14561B允许任何

数字被添加到或从中减去

其他的，或者在出现未修改字词

的输出。

真值表

零

加/减

结果

B加一

B减去

MC14561B

COMP

MC14560B

CIN

TENS

COUT

A10

X =无关

B10

图3.并行加法/减法电路

MC14560B

摩托罗拉CMOS逻辑数据

应用信息

介绍

经常在小数字系统，简单的十进制arith-

metic被执行。十进制数据进入和离开该系

在一个二进制编码的十进制（BCD）格式TEM算术单元。

加法器/减法器的算术单元，可能需要

接受符号以及大小，并生成符号，

大小和溢出。在过去，人们已经累赘

一些建立符号和大小加法器/减法器。现在，

使用摩托罗拉的MSI CMOS功能外， MC14560 NBCD

加法器和MC14561 9的Complementers ， NBCD加法器/

减法可以经济地制造出来，且出奇的低

包装数量和速度适中。

对BCD运算的一些背景信息压力

在这里ented ，其次是简单的电路为无符号加法器/

减法。讨论的最终电路是加法器/减法器

对于有符号数与完整的溢出，并签署校正

化逻辑。

图2（b ）示出了级联的加法的n位的n个十年

无符号NBCD号码。添加时间通常为0.1 + 0.2N

n个十年。当进行最显著DE-的

杜松是一个逻辑“ 1”时，溢出指示。

补码运算

补码运算中使用NBCD减法。那

是，该“补充”的减数被添加到minu-

结束。在补充的过程相当于偏置

减数使得所有可能的总和是正的。 Consid-

呃的NBCD号， A和B的减法：

R = A -B

其中R是结果。现在偏压等式两边

通过10N - 1其中，N是在A和B的数字位数

R + 10N - 1 - B + 10N - 1

重新排列，

R + 10N - 1 + （ 10N - 1 - B ）

术语（10N - 1 - B） - 乙偏压由10N - 1，被称为

B的9的补数当A > B，R + 10N - 1 > 10N - 1 ;

因此，R是一个正数。以得到R， 1加到R +

10N - 1，和进位项， 10N ，被丢弃。加入

1叫完随身携带（ EAC）。

当A < B，R + 10N - 1 < 10N - 1 ，选管会没有结果而R

是由10N偏压负数 - 1;从而R + 10N - 1是

R的9的补

十进制数表示

由于逻辑元件是二进制或两个状态的设备，

十进制数通常被表示为一组中的比特

加权格式。有许多可能的二进制码

它可以用来表示一个十进制数。一

用4个二进制位最流行的代码来表示0

到9是自然二进制编码的十进制（ NBCD或8-4-2-1

代码）。

NBCD是加权代码。如果为“0”或“1”的值是AS-

签署到每个比特位置，最右边的位置，其中的

灰是20，最左边的是23和值求和

对于给定的代码时，结果等于十进制数字表象

由代码sented 。因此， 0110等于0

23 + 1

22 + 1

21 +

20 = 4 + 2 = 6， 1010， 1011 ， 1100 ， 1101 ， 1110和1111

二进制码不被使用。由于这些非法状态，

NBCD数的加法和减法是越来越有竞争

丛比直接二进制数字类似的计算。

SUBTRACTION UNSIGNED NBCD号

九补运算需要的元素为按照

形成的互补功能。一个NBCD 9的补

M输入可以使用4位二进制加法器和4个实施

逆变器，或者用组合逻辑。摩托罗拉MC14561

9的补码是在一个单一的封装。它有真

和倒补禁用，允许直

通过或补体的操作模式。 “零”线

强制输出为“0” 。图3示出NBCD减法

阻止使用MC14560和MC14561 。还示出了n个

级联模块对于n位的无符号数的减法。

减去时间为0.6 + 0.4N

对于n级。溢（借款

行）是由一个逻辑“0”上的进位输出指示

最显著位。 “0 ”的实施也预示着存在差

EnCE的是在9的补码形式的负数。如果再

SULT被输入到9的补码器，如图所示，并且其模式

由进位控制出最显著数字的，则

在补码的输出将是正确的负mag-

nitude 。注意，进位出最显著位的

（MSD ）是输入到携带在至少显著位的

（ LSD ）。本最终随身携带是必需的，因为减法

化是9的补数运算完成。

通过控制补充和溢流逻辑与

加/减线，加法和减法是针对每个

使用基本减法器块（图4）而形成的。

加法UNSIGNED NBCD号

当2 NBCD位数， A和B，以及一个可能的进位，C是

补充说，总共有20位数字的总和（A + B + C）是可能的

在表1中示出。

对于数字的二进制表示总结10通19

通过如图6所示，未使用的二进制状态的数量是偏移，并

不正确的。一个算法用于获得正确的总和是

在图1中实施的常规方法如图

的BCD加法算法示于图2（ a）所示。该

NBCD位数， A和B ，由4位二进制全AD-总结

明镜。所得（总和与进位）输入到一个二进制/ BCD码

代码转换器，它产生正确的BCD码和

随身携带。

它执行上述功能的NBCD加法器块

是在一个单一的CMOS封装（ MC14560 ）提供。

摩托罗拉CMOS逻辑数据

MC14560B