支持材料
为了提供更多的信息,下列文件包括:
1.
2.
3.
4.
5.
6.
7.
“ 192 / 202EVK的示意图。
材料每块板的独立法案。
元件配置图。
板的机械制图。
MC145192 MC145202和数据表。
打印机端口图。
典型的信号地块为每种类型的EVK的。
生产测试
组装完成后,下面的对准和测试的是' 192EVK (或“ 202EVK )进行的:
1.
2.
3.
4.
5.
6.
7.
该控制程序开始于单个板' 190EVK (' 200EVK )模式。
L菜单项被选中。
电源施加到电路板上。 DIP开关第1部分是闭合的电路,所有其他被打开
电路。
连接电脑连接线后,菜单项我被选中。
微调电阻器VR1调节,以获得输出频率为740.999 J8 - 741.001兆赫
( 1481.998 - 1482.002兆赫) 。
处的电压控制电压测试点进行测量。它必须是2.5 - 3.1V。
当测试超过1板,步骤3 - 6重复。
如果在步骤5中,不可能得到关于频率的信号,菜单项P应选择与cor-
矩形打印机端口地址输入。菜单项,然后,我会选择重新装载数据。
电路板工作
一台计算机连接到DB -25连接器J5 。数据是从打印机端口输出。打印机卡
是在时隙0使用缺省地址在控制程序中。数据被发送到通过所述锁相环装置( U1)的
DIP开关( S1),并且74HCT241缓冲器( U5) 。 D2, D3,D4, R19 ,R20,和R21中的数据路径
在74HCT241和PLL器件之间。这限制了缓冲器的高电平输出电压。电压
在PLL器件的输入不得大于0.5 V以上的VCC 。 A' 202分之192 PLL有三个输出
它们通过一个74LS126线驱动器(U2 )连接到计算机传送线路。
U5的74HCT241 ,提供隔离,逻辑翻译和导通延迟PLL输入线。逻辑
翻译需要从TTL电平的打印机端口上的CMOS电平上的“二百〇二分之一百九十二输入。
导通延迟来确保上电复位功能正常。该使能线到PLL绝
在上电期间保持低电平。
一个12 V电源应采用电路板的J6 ( Augat 2SV - 02连接器)供电。该2SV -02
将接受18-24 AWG裸铜电源线。需要连接任何工具。如果电源Properties(属性)
LY连接, LED D2将点亮。
从电源到J6 U3 ( LM317稳压器)配置为8.5 V稳压器传递。这两款显卡采用8.5 V
来驱动VCO和RF放大器。监管机构U4和U7采用8.5 V电源产生3 V和5 V.
该' 192总是使用3V,以功率逻辑和5伏供电的电荷泵,而' 202可以有
任一功率两者逻辑和电荷泵。 J3和J4是该选择的电压为逻辑跳线
和电荷泵用品。 U4和U7级联与U3 ,以平衡它们各自的电压降。
PLL环路是由PLL器件(U1 ) , 733 - 743 MHz的VCO ( M1 ) ,无源环路滤波器( R11 ,
R 12 ,C 4, C 5, C 6)和第二谐波滤波放大器( U6) 。无源环路滤波器被用来保持
MC145192EVK
MC145202EVK
4
摩托罗拉