富士通半导体
数据表
DS05-11435-1E
手机内存FCRAM
TM
CMOS
128输出M位（8M字× 16位）
手机专用内存
MB82DBS08164C
-70L
■
描述
富士通MB82DBS08164C是一个CMOS快速循环随机存储器（ FCRAM * ）异步
静态随机存取存储器（ SRAM）的接口含有134217728存储器中的16位格式访问。
MB82DBS08164C使用的是富士通FCRAM先进的核心技术，并利用在提高整合
相较于普通的SRAM 。
该MB82DBS08164C采用异步模式和同步突发模式为用户快速内存访问
可配置的选项。
这MB82DBS08164C适合于移动应用，如蜂窝手机和PDA 。
* ： FCRAM是日本富士通株式会社的商标。
■
特点
异步SRAM接口
COSMORAM修订版3合规
（ COSMORAM ：移动RAM的通用规格）
快速存取时间：吨
CE
= 70 ns（最大值）
突发读/写访问能力：
t
CK
=
9.5 ns（最小值） / 104 MHz的最大
t
AC
=
6 ns（最大值）
低电压工作条件： V
DD
= 1.7 V至1.95 V
宽工作温度：T已
A
=
30
°C
to
+
85
°C
结温：T已
J
=
30
°C
to
+
90
°C
由LB和UB字节控制
低功耗：我
DDA1
= 40 mA最大
I
DDS1
= 300
A
最大
各种省电模式：睡眠
16 M位偏
32 M位偏
64 M位偏
出货形式：晶圆/芯片
2006富士通有限公司保留所有权利
MB82DBS08164C-
70L
■
产品阵容
参数
访问时间（最大）（T
CE
, t
AA
)
RL
=
6, 7
CLK访问时间（最大） （T
AC
)
工作电流（最大值） （我
DDA1
)
待机电流（最大值） （我
DDS1
)
掉电电流（最大值） （我
DDPS
)
MB82DBS08164C-70L
70纳秒
6纳秒
40毫安
300
A
10
A
■
引脚说明
引脚名称
A
22
到A
0
CE1
CE2
WE
OE
LB
UB
CLK
ADV
等待
DQ
7
到DQ
0
DQ
15
到DQ
8
V
DD
V
SS
地址输入
芯片使能1 （低电平有效）
芯片使能2 （高活性）
写使能（低电平有效）
输出使能（低电平有效）
低字节控制（低电平有效）
高字节控制（低电平有效）
时钟输入
地址有效输入（低电平有效）
等待输出
低字节数据的输入/输出
高字节数据输入/输出
电源电压
地
描述
注：请参阅" ■包的工程SAMPLES"为FBGA封装的额外引脚说明
供应量。
2
MB82DBS08164C-
70L
■
功能真值表
1.异步操作
模式
待机
（取消选择）
输出禁用*
1
输出禁用
（不读）
阅读（高字节）
阅读（低字节）
阅读（字）
不写
写（高字节）
写（低字节）
写（字）
断电*
2
L
X
H
L
CE2 CE1 CLK ADV
H
H
X
X
X
X
X
X
X
X
X
X
X
X
*3
*3
*3
H
*3
*3
*3
*3
*3
*3
X
X
X
L
H*
4
L
L
L
H
H
L
L
X
H
L
H
L
H
L
X
有效
有效
有效
有效
有效
有效
X
WE
X
H
OE
X
H
LB
X
X
H
H
UB
A
22
到A
0
DQ
7
到DQ
0
DQ
15
到DQ
8
X
X
H
L
X
*5
有效
有效
高-Z
高-Z
高-Z
高-Z
产量
有效
产量
有效
无效
无效
输入
有效
输入
有效
高-Z
高-Z
高-Z
高-Z
产量
有效
高-Z
产量
有效
无效
等待
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
高-Z
输入有效的高阻
无效
高-Z
输入有效的高阻
高-Z
高-Z
注：L = V
IL
，H = V
IH
中，X可以是V
IL
或V
IH
，高Z =高阻抗
* 1 ：如果不能保持这种逻辑条件长于1
s.
* 2 ：省电模式可从待机状态下输入，所有的输出都在高阻状态。
数据保留取决于局部尺寸的选择了关机程序。请参阅"Power Down"在
" ■功能DESCRIPTION"的细节。
* 3： "L"为地址通过和"H"为地址锁存器上ADV的上升沿。
* 4 ： OE可以是V
IL
写操作时，如果满足以下条件;
（ 1 ）写脉冲由CE1启动。请参阅" （ 11 ）异步读/写时序1-1 （ CE1控制）的"
" ■时序DIAGRAMS" 。
（ 2 ） OE保持V
IL
在写周期。
* 5 ：既可以是V
IL
或V
IH
但必须是之前读取或写入有效。
4
MB82DBS08164C-
70L
2.同步操作（突发模式）
模式
待机（取消）
起始地址锁存器*
1
推进突发读来
接下来地址*
1
突发读
暂停*
1
推进突发写入
接下来地址*
1
突发写入暂停*
1
终止突发读
终止突发写
断电*
2
L
X
X
X
X
X
L
H
L*
4
H
H*
4
H
X
X
X
H
X
X
X
X
CE2 CE1 CLK ADV我们
H
X
X
X
X*
3
OE
X
X*
3
L
H
H
X*
5
X*
5
X
H
LB
X
UB
A
22
到A
0
DQ
7
到DQ
0
DQ
15
到DQ
8
X
X
VALID *
6
高-Z
高Z *
7
产量
VALID *
8
高-Z
输入
VALID *
9
输入
无效
高-Z
高-Z
高-Z
高-Z
高Z *
7
产量
VALID *
8
高-Z
输入
VALID *
9
输入
无效
高-Z
高-Z
高-Z
等待
高-Z
高Z *
10
产量
有效
高*
11
高*
12
高*
11
高-Z
高-Z
高-Z
注：L = V
IL
，H = V
IH
中，X可以是V
IL
或V
IH
,
高Z =高阻抗
*1
*2
=有效边沿，
=低脉冲的上升沿，
：如果不能保持这种逻辑条件超过4
s.
：掉电模式可从待机状态进入，所有的输出都在高阻状态。
数据保留取决于局部尺寸的选择了关机程序。
请参阅"Power Down" “ ■功能说明”的详细信息。
：既可以是V
IL
或V
IH
除了案件的双方OE和WE为V
IL
.
禁止OE带来的两个和WE到V
IL
.
：当设备在"WE单个时钟脉冲Control"模式下工作，我们是“不关心” ，一旦写操作
由WE低脉冲在写有地址锁存一起访问一开始确定的。突发写
暂停功能不"WE单个时钟脉冲Control"模式的支持。
：既可以是V
IL
或V
IH
。在突发写操作，由LB和UB字节写入控制可以进行
每个时钟周期。在读操作中， LB和UB必须是有效的启动读操作之前。而一旦
LB和UB的输入电平被确定时，它们不能被改变，直到脉冲串的结束。
：一旦一个有效地址被确定时，输入地址不能在ADV = L变
：如果OE = L ，输出或者是无效的或高Z取决于在LB和UB输入的电平。如果我们= 1，输入
无效的。如果OE = WE = H ，输出为高阻。
：输出是有效或高阻抗取决于在LB和UB输入的电平。
：输入是有效或无效的视在LB和UB输入的电平。
*3
*4
*5
*6
*7
*8
*9
* 10 ：输出可以是高阻抗或无效取决于OE和WE输入的电平。
* 11 ：请从上一个周期的水平，除了最后一个数据暂停的。请参阅"WAIT输出Function"在
" ■功能DESCRIPTION"的细节。
* 12 ： WAIT输出在突发写入操作驱动高的水平。
5
QQ：2880707522 复制
