'97.4.7
三菱的LSI
M5M5256DFP ，副总裁， RV -10VLL -I ， -12VLL -I ， -15VLL -I ，
-10VXL-I,-12VXL-I,-15VXL-I
262144 - BIT （ 32768 -字×8位）的CMOS静态RAM
描述
该M5M5256DFP ，副总裁， RV是262,144位CMOS静态RAM
由8位，它们是用制作组织为32,768字
高性能3多晶硅CMOS技术。利用
电阻负载NMOS的细胞和CMOS周产生了高
密度和低功耗静态RAM 。待机电流小
足够的电池备份应用程序。它是理想的内存
这需要简单的界面系统。
尤其是M5M5256DVP ， RV被封装在一个28引脚薄型
是设备的小外形package.Two类型可用，
M5M5256DVP （普通导线弯曲式封装） ，
M5M5256DRV （反向弯曲引线型封装） 。使用这两种类型的
设备，它变得非常容易地设计一个印刷电路板。
引脚配置（顶视图）
A14
A12
1
2
A7
3
A6
4
A5
5
A4
6
7
A3
A2
8
A1
9
A0
10
DQ1 11
DQ2 12
DQ3 13
GND 14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VCC
/W
A13
A8
A9
A11
/ OE
A10
/S
DQ8
DQ7
DQ6
DQ5
DQ4
M5M5256DFP
-I
特征
TYPE
接入电源电流
时间
主动待机
（最大）
（最大）
（最大）
100ns
120ns
150ns
100ns
120ns
150ns
20mA
(Vcc=3.6V)
概述28P2W -C （ DFP）
22 / OE
23 A11
24 A9
25 A8
26 A13
27 /W
28Vcc
1 A14
2 A12
3 A7
4 A6
5 A5
6 A4
7 A3
A10 21
/S 20
DQ8 19
DQ7 18
DQ6 17
DQ5 16
DQ415
GND 14
DQ3 13
DQ2 12
DQ1 11
A0 10
A1 9
A2 8
M5M5256DFP,VP,RV-10VLL
M5M5256DFP,VP,RV-12VLL
M5M5256DFP,VP,RV-15VLL
M5M5256DFP,VP,RV-10VXL
M5M5256DFP,VP,RV-12VXL
M5M5256DFP,VP,RV-15VXL
24A
(Vcc=3.6V)
4.8A
(Vcc=3.6V)
0.05A
(Vcc=3.0V,
典型）
M5M5256DVP
-I
单+ 2.7 3.6V电源
无时钟，无刷新
在+ 2.0V电源数据保持
直接TTL兼容：所有输入和输出
三态输出：或领带的能力
/ OE防止数据争用的I / O总线
通用数据的I / O
电池备份功能
低待机电流·········· 0.05μA （典型值）。
概要28P2C -A （ DVP ）
包
M5M5256DFP
： 28引脚450密耳SOP
M5M5256DVP ， RV ： 28PIN 8× 13.4毫米
2
TSOP
应用
小容量的存储单元
7 A3
6 A4
5 A5
4 A6
3 A7
2 A12
1 A14
28 VCC
27 /W
26 A13
25 A8
24 A9
23 A11
22 / OE
M5M5256DRV
-I
A2 8
A1 9
A0 10
DQ1 11
DQ2 12
DQ3 13
GND 14
DQ4 15
DQ5 16
DQ6 17
DQ7 18
DQ8 19
/S 20
A10 21
概述28P2C -B （ DRV ）
三菱
电
1
'97.4.7
三菱的LSI
M5M5256DFP ，副总裁， RV -10VLL -I ， -12VLL -I ， -15VLL -I ，
-10VXL-I,-12VXL-I,-15VXL-I
262144 - BIT （ 32768 -字×8位）的CMOS静态RAM
功能
在M5M5256DP ， KP ， FP ，副总裁的工作模式，是RV
由该装置的控制输入/ S的组合而决定的
/ W和/ OE 。每个模式被概括在表的功能。
写周期执行每当低水平/ W
重叠与低级别/ S 。该地址必须设置
前的写周期，并且必须在整个过程中是稳定的
周期。该数据被锁存到细胞上的后缘
/ W ， / S，以先到为准，要求的建立和保持
要保持相对于这些边缘时间。输出
使能/ OE直接控制输出级。设置
/ OE在高电平时，输出级处于高阻抗
状态，而在写周期中的数据总线争用问题
被消除。
读周期是通过设置/ W的在高电平执行和
/ OE在较低水平，同时/ S是处于有效状态。
当在较高的水平设定/ S ，该芯片是在一个
无可选择的模式，其中阅读和写作是
禁用。在这种模式下，输出级是在一个
高阻抗状态，从而允许或结与其他芯片和
通过/ S的内存扩展。的电源电流为
指定哪个减小低至待机电流
作为ICC3或ICC4 ，并且存储器的数据可以在+ 2V举行
电源时，使备用电池操作
在非选择的电源故障或断电的操作
模式。
功能表
/S
H
L
L
L
/W
X
L
H
H
/ OE
X
X
L
H
模式
非选择
写
读
DQ
高阻抗
D
IN
D
OUT
高阻抗
ICC
待用
活跃
活跃
活跃
框图
A8
A 13
A 14
A 12
A7
A6
A5
A4
地址
输入
A3
25
26
地址输入
卜FF器
行解码器
1
2
2
3
4
5
6
7
32768字
SENSE ANPLIFIER
输出缓冲器
X 8BIT
11
12
13
15
16
17
18
19
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
数据I / O
（ 512行×
512列）
A2
A1
A0
A 10
A 11
A9
写控制
INPUT / W
芯片选择
输入
/S
8
数据输入
卜FF器
COLUMN
解码器
9
10
21
23
24
地址输入
卜FF器
时钟
发电机
27
20
28
14
VCC
(3V)
GND
(0V)
OUTPUT ENABLE
/ OE
输入
22
三菱
电
2
'97.4.7
三菱的LSI
M5M5256DFP ，副总裁， RV -10VLL -I ， -12VLL -I ， -15VLL -I ，
-10VXL-I,-12VXL-I,-15VXL-I
262144 - BIT （ 32768 -字×8位）的CMOS静态RAM
绝对最大额定值
符号
参数
电源电压
VCC
V
I
V
O
P
d
T
OPR
T
英镑
输入电压
输出电压
功耗
工作温度
储存温度
条件
相对于GND
Ta=25°C
评级
-0.3
*
~4.6
-0.3
*
~Vcc+0.3
（最多4.6 ）
单位
V
V
V
mW
°C
°C
0~Vcc
700
-40~85
-65~150
* -3.0V的情况下交流（脉冲宽度
≤
为30ns ）
DC电气特性
符号
V
IH
V
IL
V
OH1
V
OH2
V
OL
I
I
I
O
参数
高电平输入电压
低电平输入电压
高电平输出电压1 I
OH
=-0.5mA
（ TA = -40 85°C ， VCC = 2.7 3.6V ，除非另有说明）
测试条件
范围
民
2.0
-0.3
*
2.4
VCC
-0.5
典型值
最大
VCC
+0.3
单位
V
V
V
V
0.6
高电平输出电压2 I
OH
=-0.05mA
低电平输出电压
输入电流
输出电流在关断状态
主动电源电流
（ AC ， MOS级）
I
OL
=1mA
V
I
=0
~
VCC
/ S = V
IH
或或/ OE = V
IH
,
V
I / O
=0
~
VCC
分钟。
/S≤0.2V,
周期
其他inputs<0.2V或>Vcc - 0.2V
1MHz
输出开敏。周期
/ S = V
IL
,
其他输入= V
IH
或V
IL
输出开敏。周期
/S≥Vcc-0.2V,
其他输入= 0 Vcc的
/ S = V
IH
，其它输入= 0
~
VCC
分钟。
周期
1MHz
-VLL
-VXL
0.05
11
1.5
11
1.5
0.4
±1
±1
20
V
uA
uA
ICC
1
mA
3
20
mA
3
24
4.8
0.33
uA
mA
ICC
2
主动电源电流
（交流， TTL电平）
ICC
3
ICC
4
待机电流
待机电流
* -3.0V的情况下交流（脉冲宽度
≤
为30ns ）
电容
符号
C
I
C
O
（ TA = -40 85°C ， VCC = 2.7 3.6V ，除非另有说明）
参数
输入电容
输出电容
测试条件
V
I
= GND ，V
I
= 25mVrms ， F = 1MHz的
V
O
= GND ，V
O
= 25mVrms ， F = 1MHz的
民
范围
TYP MAX
6
8
单位
pF
pF
注0 ：方向为电流流入到一个集成电路是正的（无标记） 。
1 ：典型值是在TA = 25 ℃。
2: C
I
, C
O
是周期性采样，不100 ％测试。
三菱
电
3
'97.4.7
三菱的LSI
M5M5256DFP ，副总裁， RV -10VLL -I ， -12VLL -I ， -15VLL -I ，
-10VXL-I,-12VXL-I,-15VXL-I
262144 - BIT （ 32768 -字×8位）的CMOS静态RAM
AC电气特性
（1）测定条件
（ TA = -40 85°C ， VCC = 2.7 3.6V ，除非另有说明）
输入脉冲电平· ·················· V
IH
=2.2V,V
IL
=0.4V
输入上升和下降时间为5ns ··········
参考电平· ··················· V
OH
=V
OL
=1.5V
输出负载························· 1所示， CL = 30pF的（ -10VLL ， -10VXL ）
CL = 50pF的（ -12VLL ， -12VXL ）
CL = 100pF的（ -15VLL ， -15VXL ）
CL = 5pF的（十， TDIS ）
转变是从稳定的测量± 500mV的
态电压。 （十， TDIS ）
1TTL
DQ
（包括
范围， JIG ）
C
L
图1输出负载
（ 2 ）读周期
符号
t
CR
t
a
(A)
t
a
(S)
t
a
（ OE）的
t
DIS
(S)
t
DIS
（ OE）的
t
en
(S)
t
en
（ OE）的
t
V
(A)
参数
读周期时间
地址访问时间
芯片选择访问时间
输出启用访问时间
/ S高后输出禁止时间
输出禁止时间后/ OE高
输出使能时间/ s低后
输出使能时间之后/ OE低
地址后，数据的有效时间
范围
-10VLL ， VXL -12VLL ， VXL -15VLL ， VXL
最小值最大值最小值最大值最小值最大值
100
120
150
100
120
150
100
120
150
50
60
75
30
35
40
30
35
40
10
10
10
10
10
10
10
10
10
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
（ 3 ）写周期
范围
-10VLL ， VXL -12VLL ， VXL
符号
参数
最小值最大值最小值最大值
t
CW
写周期时间
100
120
t
w
(W)
把脉冲宽度
70
80
t
su
(A)
地址建立时间
0
0
t
su
（ A- WH ）
地址建立时间相对于/ W高80
90
t
su
(S)
片选建立时间
80
90
t
su
(D)
数据建立时间
40
45
t
h
(D)
数据保持时间
0
0
t
REC
(W)
写恢复时间
0
0
t
DIS
(W)
从/ W的低输出禁止时间
30
35
t
DIS
（ OE）的
输出禁止时间从/ OE高
30
35
t
en
(W)
从/ W的高输出使能时间
10
10
t
en
（ OE）的
输出使能由/ OE低电平时间
10
10
-15VLL ， VXL单位
最小最大
ns
150
ns
90
ns
0
ns
100
ns
100
ns
50
ns
0
ns
0
ns
40
ns
40
ns
10
ns
10
三菱
电
4
'97.4.7
三菱的LSI
M5M5256DFP ，副总裁， RV -10VLL -I ， -12VLL -I ， -15VLL -I ，
-10VXL-I,-12VXL-I,-15VXL-I
262144 - BIT （ 32768 -字×8位）的CMOS静态RAM
（ 4 ）时序图
读周期
A
0~14
t
a
(A)
t
a
(S)
/S
（注3）
t
CR
t
v
(A)
t
a
（ OE）的
t
en
（ OE）的
t
DIS
(S)
（注3）
/ OE
（注3）
t
DIS
（ OE）的
t
en
(S)
（注3）
DQ
1~8
/ W = "H"水平
数据有效
写周期（ / W控制模式）
A
0~14
t
CW
t
su
(S)
/S
（注3）
（注3）
t
su
（ A- WH ）
/ OE
t
su
(A)
/W
t
DIS
(W)
t
DIS
（ OE）的
DQ
1~8
（注3）
t
w
(W)
t
REC
(W)
t
en
(W)
t
en
（ OE）的
DATA IN
稳定
（注3）
t
su
(D)
t
h
(D)
三菱
电
5
QQ：2881677436 复制
