M40Z111
M40Z111W
NVRAM控制器，最多两个LPSRAM
CONVERT低功率SRAM成
NVRAMs
精密电量监控和
功率开关电路
自动写保护时， V
CC
是Out的公差
电源电压的选择和
电源故障DESELECT的电压：
- M40Z111 ：
V
CC
= 4.5V至5.5V
THS = V
SS
4.5V
≤
V
PFD
≤
4.75V
THS = V
OUT
4.2V
≤
V
PFD
≤
4.5V
- M40Z111W ：
V
CC
= 3.0V至3.6V
THS = V
SS
2.8V
≤
V
PFD
≤
3.0V
V
CC
= 2.7V至3.3V
THS = V
OUT
2.5
≤
V
PFD
≤
2.7V
少于15ns的芯片使能访问
传播延迟（ 5.0V设备）
包装包括一个28引脚SOIC
和SNAPHAT
顶部
（需单独订购）
SOIC封装提供直接
连接对于一个SNAPHAT TOP其中
包含电池
描述
该M40Z111 / 111W NVRAM控制器是一个自
载装置，转换成一个标准的低
功耗SRAM到非易失性存储器。
精密电压基准和比较
监视V
CC
输入超出容限的CON-
DITION 。
表1.信号名称
THS
E
E
CON
V
OUT
V
CC
V
SS
阈值的选择输入
芯片使能输入
空调的芯片使能输出
电源电压输出
电源电压
地
SNAPHAT （ SH ）
电池
28
1
SOH28 （ MH ）
图1.逻辑图
VCC
THS
M40Z111
M40Z111W
E
VOUT
ECON
VSS
AI02238B
1999年2月
1/12
M40Z111 ， M40Z111W
表2.绝对最大额定值
符号
T
A
T
英镑
T
SLD （2）
V
IO
V
CC
I
O
P
D
(1)
参数
工作环境温度
存储温度（V
CC
OFF ）
SNAPHAT
SOIC
价值
0到70
-40到85
-55至125
260
-0.3到V
CC
+0.3
-0.3 7
20
1
单位
°C
°C
°C
V
V
mA
W
无铅焊锡温度为10秒
输入或输出电压
电源电压
输出电流
功耗
注意事项：
1.强调大于下"Absolute最大Ratings"可能会对设备造成永久性损坏。这是一个
值仅为器件在这些或以上的任何其他条件的功能操作在操作说明
本规范的部分，是不是暗示。暴露在绝对最大额定值条件下的时间过长，则可能
影响可靠性。
2.焊接温度不超过260 ℃，10秒（总热预算不超过150℃的时间超过30秒）。
注意事项：
负下冲低于-0.3伏，而在电池备份模式下的引脚是不允许的。
注意事项：
不要波焊SOIC ，以避免损坏SNAPHAT插座。
图2. SOIC引脚连接
VOUT
NC
NC
NC
NC
VCC
NC
VCC
NC
NC
NC
NC
THS
VSS
1
28
27
2
26
3
25
4
24
5
23
6
7 M40Z111 22
8 M40Z111W 21
20
9
19
10
18
11
17
12
16
13
15
14
AI02239B
VCC
E
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
ECON
NC
在电源故障期间，该SRAM被从切换
在V
CC
引脚到SNAPHAT内的锂电池
以提供所需的数据保存的能量。
在随后的加电时，该SRAM的保持
写保护状态，直到一个有效的功率条件回报。
28引脚330mil SOIC封装提供插座金
在两个镀金触点两端直接连接
向含有一个单独的SNAPHAT壳体
电池。独特的设计使SNAPHAT
被安装在所述的SOIC的顶部电池包
包装完成表面贴装后
流程。后插入SNAPHAT住房
回流防止潜在的电池损坏，由于
需要高温设备surface-
安装。该SNAPHAT住房被锁定式设计，预
发泄反向插入。该SOIC和电池
包在塑料抗单独装运
静态管或磁带&卷轴形式。对于28引脚
SOIC封装中，电池包（即SNAPHAT ）部分
号码是"M4Z28 - BR00SH1"或"M4Z32-
BR00SH1" （见表7 ） 。
手术
该M40Z111 / 111W ，如图4可以，
控制多达两个标准的低功耗SRAM 。
这些SRAM必须被配置为具有芯片
使能输入禁止其他所有的输入信号。最
慢，低功耗SRAM的配置是这样，
然而，许多快速的SRAM都没有。在正常
操作条件下，经调节的芯片使能
(E
CON
）输出引脚如下芯片使能（ E）输入
销与定时示于表6的内部开关
连接V
CC
到V
OUT
。此开关具有电压
降小于0.3V （我的
OUT1
).
警告：
NC =未连接。
描述
（续）
当一个无效的V
CC
情况发生时，条件
tioned芯片使能（E
CON
）输出被强制处于非活动状态
写保护存储的数据在SRAM中。
2/12
M40Z111 ， M40Z111W
图3.硬件接线图
3.3V或5V
VCC
VOUT
VCC
1N5817或
MBR5120T3
0.1F
0.1F
CMOS
SRAM
M40Z111
E
Thereshold
THS
VSS
ECON
E
x8或x16
AI02394
当V
CC
在停电期间，E降低
CON
被强制大肠杆菌的非活动独立在这种情况下，
这些SRAM无条件写保护为V
CC
低于超差的阈值（ V
PFD
).
与V相关的电源故障检测值
PFD
被选中的THS的销，并示于表5中。
（注： THS引脚必须连接到无论是V
SS
or
V
OUT
） 。如果芯片使能访问正在进行中
一个电源故障检测，内存循环下去
完成前的记忆被写保护。
如果存储周期内没有终止时间
t
WP
, E
CON
无条件地驱动为高电平，写出的程序
tecting SRAM中。
在写周期，电源故障可能已损坏
在该数据当前被寻址的位置，但不
不会危害的SRAM的其余内容。在
低于V的电压
PFD
（分钟），用户可放心
该内存将被写保护提供
V
CC
下降时间超过T
F
.
为V
CC
继续降低时，内部开关
断开V
CC
和内部电池连接
到V
OUT
。这发生在切换电压
(V
SO
） 。下面的V
SO
，电池提供电压
年龄V
OHB
到SRAM和可供应的电流
I
OUT2
（见表5）。当V
CC
上升超过V
SO
,
V
OUT
被切换回至电源电压。产量
E
CON
保持非活动状态吨
ER
（最多200毫秒）
后电源已达到V
PFD
，不知疲倦
吊灯电子输入，允许处理器
稳定（见图6） 。
数据保持期限计算
目前市场上可以在大多数低功耗SRAM
可与M40Z111 / 111W的NVRAM控制 - 使用
LER 。有，但是一些标准即应
在作出该SRAM的最终选择使用
以使用。 SRAM的设计必须在某种程度上
其中，芯片使能输入禁用所有其他IN-
提出到SRAM中。这使得输入到
M40Z111 / 111W和SRAM的是不要一次护理
V
CC
低于V
PFD
（分钟）。该SRAM也应
保证数据保留下来，以V
CC
= 2.0V 。该
芯片使能访问时间必须充足，以满足
该系统与芯片使能传输需要
包括延迟。如果SRAM中包括一个第二
芯片使能引脚（ E2 ） ，该引脚应连接到V
OUT
.
如果数据保存寿命是一个关键的参数
该体系，评点数据是很重要的reten-
化电流规格为特定的SRAM
被评估。大多数的SRAM指定数据重新
张力电流在3.0V 。
3/12
QQ：2880707522 复制
