【三菱的LSISDRAM （ Rev.3.2 ）Feb.'00M2V64S20DTP-6,-6L,-7】,IC型号M2V64S3DTP-6,M2V64S3DTP-6 PDF资料,M2V64S3DTP-6经销商,ic,电子元器件-51电子网

三菱的LSI

SDRAM （ Rev.3.2 ）

Feb.'00

M2V64S20DTP-6,-6L,-7,-7L,-8,-8L

M2V64S30DTP-6,-6L,-7,-7L,-8,-8L

M2V64S40DTP-6,-6L,-7,-7L,-8,-8L

（ 4 - X银行4,194,304 - WORD X

（ 4 - X银行2,097,152 - WORD X

4-BIT)

8-BIT)

（ 4 - X银行1,048,576 - WORD ×16位）

64M同步DRAM

初步

一些内容描述了用于一般的产品是

如有变更恕不另行通知ithout 。

描述

M 2V64S20DTP是4 X银行4,194,304字×4位，

M 2V64S30DTP是4 X银行2,097,152字×8位，

M 2V64S40DTP是4 X银行1,048,576字×16位，

同步DRAM ，与LVTTL接口。所有输入和输出都参考上升沿

的CLK 。 M 2V64S20DTP ，男2V64S30DTP和M 2V64S40DTP实现非常高速的数据传输速率可达

133MHz的为-6，并适用于主存储器或图形存储器中的计算机系统。

特点

M2V64S20/30/40DTP

项

TCLK

tRAS的

tRCD的

TAC

TRC

Icc1

时钟圈T IME

主动到预充电命令期

行到列延迟

从CLK访问时间

REF /主动命令时期

工作电流

（ MAX 。）

（单银行）

（分）

（最大值）（ CL = 3 ）

（分）

V64S20D

V64S30D

V64S40D

Icc6

自刷新电流

（ MAX 。）

-6

7.5ns

45ns

20ns

5.4ns

67.5ns

75mA

85mA

1mA

-7

10ns

50ns

20ns

6ns

70ns

70mA

80mA

1mA

-8

10ns

50ns

20ns

6ns

70ns

70mA

80mA

1mA

- 单3.3V ± 0.3V电源

- 最大。时钟频率-6： 133MHz<3-3-3> ， -7 ： 100MHz<2-2-2> ， -8 ： 100MHz<3-2-2>

- 完全同步操作参考时钟上升沿

- 由BA0 & BA1控制的4个银行工作（银行地址）

- / CAS延时： 2和3 （可编程）

- 突发长度 - 1，2， 4，8和全页（可编程）

- 突发类型 - 顺序和交错（可编程）

- 字节控制 - DQM L和DQMU的M2V64S40DTP

- 随机接入列

- 自动预充电和所有银行预充电用A10的控制

- 自动刷新和自刷新

- 4096刷新周期每64毫秒

- LVTTL接口

- 400万， 54引脚薄型小尺寸封装（ TSOP II ），具有0.8mm引脚间距

三菱电机

三菱的LSI

SDRAM （ Rev.3.2 ）

Feb.'00

M2V64S20DTP-6,-6L,-7,-7L,-8,-8L

M2V64S30DTP-6,-6L,-7,-7L,-8,-8L

M2V64S40DTP-6,-6L,-7,-7L,-8,-8L

（ 4 - X银行4,194,304 - WORD X

（ 4 - X银行2,097,152 - WORD X

4-BIT)

8-BIT)

（ 4 - X银行1,048,576 - WORD ×16位）

64M同步DRAM

引脚配置（顶视图）

M2V64S20DTP

M2V64S30DTP

M2V64S40DTP

引脚配置

（ TOP VIEW ）

VDD

VDDQ

DQ0

VSSQ

VDDQ

DQ1

VSSQ

VDD

/ WE

/ CAS

/ RAS

/ CS

BA0(A13)

BA1(A12)

A10(AP)

VDD

DQ0

VDDQ

DQ1

VSSQ

DQ2

VDDQ

DQ3

VSSQ

VDD

/ WE

/ CAS

/ RAS

/ CS

BA0(A13)

BA1(A12)

A10(AP)

VDD

DQ0

VDDQ

DQ1

DQ2

VSSQ

DQ3

DQ4

VDDQ

DQ5

DQ6

VSSQ

DQ7

VDD

DQML

/ WE

/ CAS

/ RAS

/ CS

BA0(A13)

BA1(A12)

A10(AP)

VDD

VSS

DQ15

VSSQ

DQ14

DQ13

VDDQ

DQ12

DQ11

VSSQ

DQ10

DQ9

VDDQ

DQ8

VSS

DQMU

CLK

CKE

A11

VSS

DQ7

VSSQ

DQ6

VDDQ

DQ5

VSSQ

DQ4

VDDQ

VSS

DQM

CLK

CKE

A11

VSS

VSSQ

DQ3

VDDQ

VSSQ

DQ2

VDDQ

VSS

DQM

CLK

CKE

A11

VSS

CLK

CKE

/ CS

/ RAS

/ CAS

/ WE

DQ0-15

：主时钟

：时钟使能

：片选

：行地址选通

：列地址选通

：写使能

：数据I / O

DQM

A0-11

BA0,1

VDD

VDDQ

VSS

VSSQ

：输出禁用/写屏蔽

：地址输入

：银行地址

：电源

：电源的输出

：地面

：接地输出

三菱电机

三菱的LSI

SDRAM （ Rev.3.2 ）

Feb.'00

M2V64S20DTP-6,-6L,-7,-7L,-8,-8L

M2V64S30DTP-6,-6L,-7,-7L,-8,-8L

M2V64S40DTP-6,-6L,-7,-7L,-8,-8L

（ 4 - X银行4,194,304 - WORD X

（ 4 - X银行2,097,152 - WORD X

4-BIT)

8-BIT)

（ 4 - X银行1,048,576 - WORD ×16位）

64M同步DRAM

DQ0-7

框图

I / O缓冲器

存储阵列

4096 x512 x8

电池阵列

存储阵列

4096 x512 x8

电池阵列

存储阵列

4096 x512 x8

电池阵列

存储阵列

4096 x512 x8

电池阵列

银行＃ 0

银行＃ 1

银行＃ 2

银行＃ 3

模式

控制电路

地址缓冲器

时钟缓冲器

控制信号缓冲

A0-11

BA0,1

CLK

CKE

/ CS

/ RAS

/ CAS

/ WE

DQM

注意：图中显示了M2V64S30DTP 。

该M2V64S20DTP CONFIGRATION是单元阵列和DQ 0-3 4096x1024x4 。

该M2V64S40DTP CONFIGRATION是单元阵列和DQ 0-15的4096x256x16 。

型号代码

这些规则只适用于同步DRAM家族。

M2 V 64号第3 0 D TP -8

访问项目

-6： 7.5ns （ PC133 3-3-3 ）

-7 ：为10ns （ PC100 2-2-2 ）

-8 ：为10ns （ PC100 3-2-2 ）

T P上：T已S 0 P（ II ）

D：第五代。

eserved供将来使用

2 : x4, 3 : x8, 4 : x16

P ackage牛逼YPE

P rocess代

功能

组织

同步DRAM

密度

接口

三菱DRAM

64 ： 64Mbit的

： LVT T L

三菱电机

三菱的LSI

SDRAM （ Rev.3.2 ）

Feb.'00

M2V64S20DTP-6,-6L,-7,-7L,-8,-8L

M2V64S30DTP-6,-6L,-7,-7L,-8,-8L

M2V64S40DTP-6,-6L,-7,-7L,-8,-8L

（ 4 - X银行4,194,304 - WORD X

（ 4 - X银行2,097,152 - WORD X

4-BIT)

8-BIT)

（ 4 - X银行1,048,576 - WORD ×16位）

64M同步DRAM

引脚功能

CLK

输入

主时钟：

所有其它输入都参考CLK的上升沿。

时钟使能：

CKE控制内部时钟。当CKE为低，内部时钟为

下面的循环停止。 CKE也可以用来选择自动/

selfrefresh 。之后，开始自刷新模式时， CKE变

异步输入。只要CKE是低自刷新保持。

片选：

当/ CS为高电平时，任何命令意味着任何操作。

的RAS /组合， / CAS ， /我们定义了基本的命令。

A0-11与BA0,1一起指定行/列地址。

该行地址是通过A0-11指定。列地址

通过A0-9 （ X4 ） / A0-8 （ X8 ）指定/ A0-7 （ X16 ）。

A10也被用于指示预充电选项。当A10是在高一

读/写命令时，自动预充电被执行。当A10是

在高预充电命令，所有银行都预充电。

银行地址：

BA0,1指定该命令适用四家银行之一。

BA0,1必须ACT ， PRE ，读来设置，写入命令。

数据在与数据输出被引用到CLK的上升沿。

输入/输出

CKE

输入

/ CS

/ RAS ， / CAS ， / WE

输入

A0-11

输入

BA0,1

输入

DQ0-3(x4),

DQ0-7(x8),

DQ0-15(x16)

DQM(x4,x8),

DQM （U ， L）（ X16 ）

输入

嚣面具和输出禁用：

当DQM （U ， L）是高突发写入，DIN当前周期

蒙面。当DQM （U ， L）是高突发读取， Dout为禁用

接下来而是一个周期。

电源，用于在存储器阵列和外围电路。

VDDQ和VSSQ被提供给唯一的输出缓冲器。

VDD ， VSS

VDDQ ， VSSQ

电源

三菱电机

三菱的LSI

SDRAM （ Rev.3.2 ）

Feb.'00

M2V64S20DTP-6,-6L,-7,-7L,-8,-8L

M2V64S30DTP-6,-6L,-7,-7L,-8,-8L

M2V64S40DTP-6,-6L,-7,-7L,-8,-8L

（ 4 - X银行4,194,304 - WORD X

（ 4 - X银行2,097,152 - WORD X

4-BIT)

8-BIT)

（ 4 - X银行1,048,576 - WORD ×16位）

64M同步DRAM

基本功能

在M 2V64S20 ， 30 40DTP P rovides基本功能，银行（行）激活，突发读取和写入，银行

（行）预充电，并自动和自刷新。每一个命令是由/ RAS ， / CAS控制信号定义

/我们在CLK的上升沿。除了3个信号， / CS ， CKE和A10作为片选，刷新选项，

和预充电的选项，分别。要知道命令的详细定义，请参见命令

真值表。

CLK

/ CS

/ RAS

/ CAS

/ WE

CKE

A10

芯片选择： L =选择， H =取消

命令

参考RESH选项@ref RESH命令

预充电选@precharge或读/写命令

高清INE基本命令

激活（ ACT ） [ / RAS = L ， / CAS = / WE = H]

ACT命令激活一排由BA表示闲置银行。

读（READ ） [ / RAS = H ， / CAS = L ， / WE = H]

READ命令启动突发由BA表示当前银行读取。第一个输出数据出现后，

/ CAS延迟。当A10 = H在此命令中，该行读突发（后自动被停用

预充电， READA ）

写（ WRITE） [ / RAS = H， / CAS = / WE = L]

写命令启动突发写入由广管局表示活动的银行。要写入的总数据长度

由突发长度设置。当A10 = H在此命令中，银行突发写入之后停用

（自动-P充值，

WRITEA ）。

预充电（PRE ） / RAS = L ， / CAS = H， / WE = L]

PRE命令将停用由BA表示活动的银行。该命令还终止突发读

/写操作。当A10 = H在此命令，所有银行都取消（全部预充电，

PREA ）。

自动刷新（ REFA ） [ / RAS = / CAS = L ， / WE = CKE = H ]

REFA命令启动自动刷新CY CLE 。刷新地址是内部产生。在此之后

命令时，银行会自动预充电。

三菱电机