ESMT
修订历史
版本0.1 （ 1998年12月28日）
-original
版本0.2 （ 1999年1月29日）
- 增加第45页"Packing Dimension"
版本0.3 （ 2000年4月20日）
- 修改6 TSS 2至1.5ns （第7页）
版本0.4 （五月09 2001）
- 64ms的刷新周期（ 4K周期） -->值为15.6μs刷新间隔（小一）
- 添加包装尺寸标题86引脚TSOP （ II ） DRAM （ 400mil ） 。
- 修改P.39
版本1.0 （ 2001年6月8日）
- 修改ICC2NS ， ICC6 ， TRDL ， TOH规范
版本1.1 （ 2002年10月21日）
- 添加-5规范，删除-8规格
版本1.2 （ 2002年11月11日）
- 修改总胆固醇， TCL规格
版本1.3 （ 2002年12月24日）
- 删除-5规格（交流/直流）
版本1.4 （ 2003年1月17日）
- 修改TRDL ，以满足当前规范市场
版本1.5 （ 2003年2月17日）
- 打字错误
版本1.6 （ 2003年10月29日）
- 修改刷新周期。
版本1.7 （五月10 2004）
- M12L64322A - 6T TRDL =为12ns
- M12L64322A - 7T TRDL = 14ns
版本1.8 （五月02 2005）
- 添加无铅订购信息
- 推荐之前和自刷新后增加4096自动刷新
版本1.9 （ 2005年11月4日）
- 修改TCC / tRCD的规范
版本2.0 （ 2005年12月8日）
- 添加-5T速度等级
版本2.1 （ 2006年3月8日）
- 修改英制尺寸最大。 A2从0.011到0.041
版本2.2 （ 2006年11月27日）
- 添加BGA 90ball 8x13mm封装
版本2.3 （ 2007年3月2日）
- 删除包装尺寸的BGA球名称
M12L64322A
晶豪科科技有限公司
出版日期：三月2007年
修订： 2.3
1/47
ESMT
SDRAM
M12L64322A
512K ×32位×4银行
同步DRAM
特点
JEDEC标准的3.3V电源
LVTTL与复用地址兼容
四家银行的操作
MRS周期与解决关键程序
- CAS延迟（ 2 & 3 ）
- 突发长度（1， 2，4， 8 &全页）
- 突发类型（顺序及放大器;交错）
所有的输入进行采样的正边沿
系统时钟
DQM用于屏蔽
自动&自我刷新
值为15.6μs刷新间隔
订购信息
86引脚TSOP （ Ⅱ型）
（ 400mil X 875mil ）
产品编号
M12L64322A-5TG
M12L64322A-6TG
M12L64322A-7TG
M12L64322A-5BG
M12L64322A-6BG
M12L64322A-7BG
最大频率。包装评论
200MHz
166MHz
143MHz
200MHz
166MHz
143MHz
TSOPII
TSOPII
TSOPII
90BGA
90BGA
90BGA
无铅
无铅
无铅
无铅
无铅
无铅
概述
该M12L64322A为67,108,864比特同步高数据速率动态随机存储器组织成4× 524,288字由32位。
同步设计允许在每个时钟周期中使用系统时钟的I / O事务处理可精确的周期控制。
的工作频率范围，可编程脉冲串长度和可编程延迟允许在同一个设备是一个有用
各种高带宽，高性能存储系统的应用程序。
管脚配置
顶视图
V
DD
DQ0
V
DD Q
DQ1
DQ2
V
SSQ
DQ3
DQ4
V
DD Q
DQ5
DQ6
V
S S小Q
DQ7
NC
V
DD
DQ M 0
WE
CA中
RA S
CS
NC
BA0
BA1
A10/AP
A0
A1
A2
二维量子力学2
V
DD
NC
DQ 16
V
SS Q
DQ 17
DQ 18
V
DD Q
DQ 19
DQ 20
V
SS Q
DQ 21
DQ 22
V
DD Q
DQ 23
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
V
S S
DQ1 5
V
SSQ
DQ1 4
DQ1 3
V
DD Q
DQ1 2
DQ1 1
V
SSQ
DQ 10
DQ9
V
DD Q
DQ8
NC
V
S S
DQ M 1
NC
NC
CL
CK ê
A9
A8
A7
A6
A5
A4
A3
DQ M 3
V
S S
NC
DQ3 1
V
DD Q
DQ3 0
DQ2 9
V
SSQ
DQ2 8
DQ2 7
V
DD Q
DQ2 6
DQ2 5
V
SSQ
DQ2 4
V
S S
8 6引脚TSOP （ II ）
（ 400mil X 875mil ）
（中坑CH 0 0.5米米P）
晶豪科科技有限公司
出版日期：三月2007年
修订： 2.3
2/47
ESMT
框图
CLK
CKE
地址
模式
注册
时钟
发电机
组D
C银行
B组
ROW
地址
卜FF器
＆放大器;
刷新
计数器
行解码器
M12L64322A
银行
检测放大器
命令解码器
控制逻辑
CS
RAS
CAS
WE
数据控制电路
输入输出&
卜FF器
闩锁电路
COLUMN
地址
卜FF器
＆放大器;
刷新
计数器
DQM0~3
列解码器
DQ
引脚说明
针
CLK
CS
CKE
A0 ~ A10
BA0 ， BA1
RAS
名字
系统时钟
芯片选择
时钟使能
地址
银行选择地址
行地址选通
输入功能
活跃在正边沿采样所有输入
禁用或启用的设备操作通过屏蔽或使所有
除了输入CLK ， CKE和DQM0-3 。
面罩系统时钟从下一个时钟周期冻结操作。
CKE应该启用至少一个周期之前的新命令。
禁止输入缓冲器的电源关闭待机。
行/列地址被复用在相同的针。
行地址： RA0 RA10 ，列地址： CA0 CA7
选择bank中的行地址锁存器的时间被激活。
在列地址锁存器时选择的读/写的银行。
锁存行地址，在CLK的与正向边沿
RAS低。
让行存取&预充电。
闩锁， CLK与正边沿列地址
CAS低。
启用列的访问。
允许写操作和行预充电。
锁存数据从CAS开始，
WE
活跃的。
CAS
列地址选通
WE
写使能
晶豪科科技有限公司
出版日期：三月2007年
修订： 2.3
4/47
ESMT
针
DQM0~3
DQ0 DQ31
V
DD
/ V
SS
V
DDQ
/ V
SSQ
N.C
名字
数据输入/输出面膜
数据输入/输出
电源/接地
数据输出电源/接地
无连接
输入功能
M12L64322A
使得数据输出高阻，T
SHZ
后的时钟和掩模的输出。
块中的数据输入时， DQM活跃。
数据输入/输出复用在相同的针。
电源和地的输入缓冲器和核心逻辑。
对于输出缓冲，以提供分离的电源和接地
增强抗干扰性。
该引脚建议留在设备上的连接。
绝对最大额定值
参数
任何引脚相对于V电压
SS
在V电压
DD
供应相对于V
SS
储存温度
功耗
短路电流
注意：
符号
V
IN
, V
OUT
V
DD
, V
DDQ
T
英镑
P
D
I
OS
价值
-1.0 ~ 4.6
-1.0 ~ 4.6
-55 ~ +150
1
50
单位
V
V
°
C
W
mA
如果绝对最大额定值超出可能会造成永久性损坏设备。
功能操作应仅限于推荐工作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
DC工作条件
推荐工作条件（电压参考V
SS
= 0V ，T
A
= 0 70℃ ）
参数
电源电压
输入逻辑高电压
输入逻辑低电压
输出逻辑高电平
输出逻辑低电压
输入漏电流
输出漏电流
注意：
符号
V
DD
, V
DDQ
V
IH
V
IL
V
OH
V
OL
I
IL
I
OL
民
3.0
2.0
-0.3
2.4
-
-5
-5
典型值
3.3
3.0
0
-
-
-
-
最大
3.6
V
DD
+0.3
0.8
-
0.4
5
5
单位
V
V
V
V
V
1
2
I
OH
= -2mA
I
OL
= 2毫安
3
4
记
μ
A
μ
A
1. V
IH
（ MAX）= 4.6V AC脉冲宽度
≤
10ns的接受。
2. V
IL
（分钟） = -1.5V交流脉冲宽度
≤
10ns的接受。
3.任何输入0V
≤
VIN
≤
V
DD
+ 0.3V ，所有其他引脚都没有被测= 0V 。
4. Dout为禁用， 0V
≤
V
OUT
≤
V
DD
.
晶豪科科技有限公司
出版日期：三月2007年
修订： 2.3
5/47
ESMT
修订历史
版本0.1 （ 1998年12月28日）
-original
版本0.2 （ 1999年1月29日）
- 增加第45页"Packing Dimension"
版本0.3 （ 2000年4月20日）
- 修改6 TSS 2至1.5ns （第7页）
版本0.4 （五月09 2001）
- 64ms的刷新周期（ 4K周期） -->值为15.6μs刷新间隔（小一）
- 添加包装尺寸标题86引脚TSOP （ II ） DRAM （ 400mil ） 。
- 修改P.39
版本1.0 （ 2001年6月8日）
- 修改ICC2NS ， ICC6 ， TRDL ， TOH规范
版本1.1 （ 2002年10月21日）
- 添加-5规范，删除-8规格
版本1.2 （ 2002年11月11日）
- 修改总胆固醇， TCL规格
版本1.3 （ 2002年12月24日）
- 删除-5规格（交流/直流）
版本1.4 （ 2003年1月17日）
- 修改TRDL ，以满足当前规范市场
版本1.5 （ 2003年2月17日）
- 打字错误
版本1.6 （ 2003年10月29日）
- 修改刷新周期。
版本1.7 （五月10 2004）
- M12L64322A - 6T TRDL =为12ns
- M12L64322A - 7T TRDL = 14ns
版本1.8 （五月02 2005）
- 添加无铅订购信息
- 推荐之前和自刷新后增加4096自动刷新
版本1.9 （ 2005年11月4日）
- 修改TCC / tRCD的规范
版本2.0 （ 2005年12月8日）
- 添加-5T速度等级
版本2.1 （ 2006年3月8日）
- 修改英制尺寸最大。 A2从0.011到0.041
版本2.2 （ 2006年11月27日）
- 添加BGA 90ball 8x13mm封装
版本2.3 （ 2007年3月2日）
- 删除包装尺寸的BGA球名称
版本2.4 （ 2008年2月13日）
- 修改TSAC （最大值）= 10 = >为6ns （为-5， CL = 2）的
M12L64322A
晶豪科科技有限公司
出版日期： 2008年2月
修订： 2.4
1/47
ESMT
SDRAM
M12L64322A
512K ×32位×4银行
同步DRAM
特点
JEDEC标准的3.3V电源
LVTTL与复用地址兼容
四家银行的操作
MRS周期与解决关键程序
- CAS延迟（ 2 & 3 ）
- 突发长度（1， 2，4， 8 &全页）
- 突发类型（顺序及放大器;交错）
所有的输入进行采样的正边沿
系统时钟
DQM用于屏蔽
自动&自我刷新
值为15.6μs刷新间隔
订购信息
产品编号
M12L64322A-5TG
M12L64322A-6TG
M12L64322A-7TG
M12L64322A-5BG
M12L64322A-6BG
M12L64322A-7BG
最大频率。包装评论
200MHz
166MHz
143MHz
200MHz
166MHz
143MHz
TSOPII
TSOPII
TSOPII
90BGA
90BGA
90BGA
无铅
无铅
无铅
无铅
无铅
无铅
概述
该M12L64322A为67,108,864比特同步高数据速率动态随机存储器组织成4× 524,288字由32位。
同步设计允许在每个时钟周期中使用系统时钟的I / O事务处理可精确的周期控制。
的工作频率范围，可编程脉冲串长度和可编程延迟允许在同一个设备是一个有用
各种高带宽，高性能存储系统的应用程序。
管脚配置
顶视图
V
DD
DQ0
V
DD Q
DQ1
DQ2
V
SSQ
DQ3
DQ4
V
DD Q
DQ5
DQ6
V
S S小Q
DQ7
NC
V
DD
DQ M 0
WE
CA中
RA S
CS
NC
BA0
BA1
A10/AP
A0
A1
A2
二维量子力学2
V
DD
NC
DQ 16
V
SS Q
DQ 17
DQ 18
V
DD Q
DQ 19
DQ 20
V
SS Q
DQ 21
DQ 22
V
DD Q
DQ 23
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
V
S S
DQ1 5
V
SSQ
DQ1 4
DQ1 3
V
DD Q
DQ1 2
DQ1 1
V
SSQ
DQ 10
DQ9
V
DD Q
DQ8
NC
V
S S
DQ M 1
NC
NC
CL
CK ê
A9
A8
A7
A6
A5
A4
A3
DQ M 3
V
S S
NC
DQ3 1
V
DD Q
DQ3 0
DQ2 9
V
SSQ
DQ2 8
DQ2 7
V
DD Q
DQ2 6
DQ2 5
V
SSQ
DQ2 4
V
S S
8 6引脚TSOP （ II ）
（ 400mil X 875mil ）
（中坑CH 0 0.5米米P）
晶豪科科技有限公司
出版日期： 2008年2月
修订： 2.4
2/47
ESMT
框图
CLK
CKE
地址
模式
注册
时钟
发电机
组D
C银行
B组
ROW
地址
卜FF器
＆放大器;
刷新
计数器
行解码器
M12L64322A
银行
检测放大器
命令解码器
控制逻辑
CS
RAS
CAS
WE
数据控制电路
输入输出&
卜FF器
闩锁电路
COLUMN
地址
卜FF器
＆放大器;
刷新
计数器
DQM0~3
列解码器
DQ
引脚说明
针
CLK
CS
CKE
A0 ~ A10
BA0 ， BA1
RAS
名字
系统时钟
芯片选择
时钟使能
地址
银行选择地址
行地址选通
输入功能
活跃在正边沿采样所有输入
禁用或启用的设备操作通过屏蔽或使所有
除了输入CLK ， CKE和DQM0-3 。
面罩系统时钟从下一个时钟周期冻结操作。
CKE应该启用至少一个周期之前的新命令。
禁止输入缓冲器的电源关闭待机。
行/列地址被复用在相同的针。
行地址： RA0 RA10 ，列地址： CA0 CA7
选择bank中的行地址锁存器的时间被激活。
在列地址锁存器时选择的读/写的银行。
锁存行地址，在CLK的与正向边沿
RAS低。
让行存取&预充电。
闩锁， CLK与正边沿列地址
CAS低。
启用列的访问。
允许写操作和行预充电。
锁存数据从CAS开始，
WE
活跃的。
CAS
列地址选通
WE
写使能
晶豪科科技有限公司
出版日期： 2008年2月
修订： 2.4
4/47
ESMT
针
DQM0~3
DQ0 DQ31
V
DD
/ V
SS
V
DDQ
/ V
SSQ
N.C
名字
数据输入/输出面膜
数据输入/输出
电源/接地
数据输出电源/接地
无连接
输入功能
M12L64322A
使得数据输出高阻，T
SHZ
后的时钟和掩模的输出。
块中的数据输入时， DQM活跃。
数据输入/输出复用在相同的针。
电源和地的输入缓冲器和核心逻辑。
对于输出缓冲，以提供分离的电源和接地
增强抗干扰性。
该引脚建议留在设备上的连接。
绝对最大额定值
参数
任何引脚相对于V电压
SS
在V电压
DD
供应相对于V
SS
储存温度
功耗
短路电流
注意：
符号
V
IN
, V
OUT
V
DD
, V
DDQ
T
英镑
P
D
I
OS
价值
-1.0 ~ 4.6
-1.0 ~ 4.6
-55 ~ +150
1
50
单位
V
V
°
C
W
mA
如果绝对最大额定值超出可能会造成永久性损坏设备。
功能操作应仅限于推荐工作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
DC工作条件
推荐工作条件（电压参考V
SS
= 0V ，T
A
= 0 70℃ ）
参数
电源电压
输入逻辑高电压
输入逻辑低电压
输出逻辑高电平
输出逻辑低电压
输入漏电流
输出漏电流
注意：
符号
V
DD
, V
DDQ
V
IH
V
IL
V
OH
V
OL
I
IL
I
OL
民
3.0
2.0
-0.3
2.4
-
-5
-5
典型值
3.3
3.0
0
-
-
-
-
最大
3.6
V
DD
+0.3
0.8
-
0.4
5
5
单位
V
V
V
V
V
1
2
I
OH
= -2mA
I
OL
= 2毫安
3
4
记
μ
A
μ
A
1. V
IH
（ MAX）= 4.6V AC脉冲宽度
≤
10ns的接受。
2. V
IL
（分钟） = -1.5V交流脉冲宽度
≤
10ns的接受。
3.任何输入0V
≤
VIN
≤
V
DD
+ 0.3V ，所有其他引脚都没有被测= 0V 。
4. Dout为禁用， 0V
≤
V
OUT
≤
V
DD
.
晶豪科科技有限公司
出版日期： 2008年2月
修订： 2.4
5/47
QQ：2881677436 复制
