ESMT
SDRAM
M12L64164A
1M ×16位×4银行
同步DRAM
特点
JEDEC标准的3.3V电源
LVTTL与复用地址兼容
四家银行的操作
MRS周期与解决关键程序
- CAS延迟（ 2 & 3 ）
- 突发长度（1， 2，4， 8 &全页）
- 突发类型（顺序&交错）
所有的输入进行采样的正边沿
系统时钟
DQM用于屏蔽
自动&自我刷新
15.6
μ
s刷新间隔
订购信息
54引脚TSOP （ II型）
（ 400mil X 875mil ）
产品编号
M12L64164A-5TG
M12L64164A-6TG
M12L64164A-7TG
最大频率。包装评论
200MHz
166MHz
143MHz
TSOP II
TSOP II
TSOP II
无铅
无铅
无铅
概述
该M12L64164A为67,108,864比特同步高数据速率动态随机存储器组织成4× 1,048,576字经
16位。同步设计允许精确的周期控制与利用系统时钟的I / O事务是可能的
每个时钟周期。工作频率范围，可编程突发长度和可编程延迟允许相同
装置可用于各种高带宽，高性能存储系统的应用是有用的。
引脚分配
顶视图
V
DD
DQ 0
V
DD Q
DQ 1
DQ 2
V
SSQ
DQ 3
DQ 4
V
DD Q
DQ 5
DQ 6
V
SSQ
DQ 7
V
DD
L DQ M
WE
c以
为r
CS
A
13
A
12
A
10
/ AP
A
0
A
1
A
2
A
3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
SS
DQ15
V
SSQ
DQ14
DQ13
V
DD Q
DQ12
DQ11
V
SSQ
DQ10
DQ 9
V
DD Q
DQ 8
V
SS
NC
UDQM
CLK
CKE
NC
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
晶豪科科技有限公司
出版日期： 2005年11月
修订： 2.6
1/44
ESMT
功能框图
CLK
CKE
地址
模式
注册
时钟
发电机
组D
C银行
B组
ROW
地址
卜FF器
＆放大器;
刷新
计数器
行解码器
M12L64164A
银行
检测放大器
命令解码器
控制逻辑
CS
RAS
CAS
WE
数据控制电路
输入输出&
卜FF器
闩锁电路
COLUMN
地址
卜FF器
＆放大器;
刷新
计数器
L（ U） DQM
列解码器
DQ
引脚功能说明
针
CLK
CS
CKE
A0 ~ A11
A12 , A13
名字
系统时钟
芯片选择
时钟使能
地址
银行选择地址
输入功能
活跃在正边沿采样所有输入
禁用或启用的设备操作通过屏蔽或使所有
除了输入CLK ， CKE和L （ U） DQM
面罩系统时钟从下一个时钟周期冻结操作。
CKE应该启用至少一个周期之前的新命令。
禁止输入缓冲器的电源关闭待机。
行/列地址被复用在相同的针。
行地址： RA0 RA11 ，列地址： CA0 CA7
选择bank中的行地址锁存器的时间被激活。
在列地址锁存器时选择的读/写的银行。
锁存行地址，在CLK的与正向边沿
RAS
行地址选通
RAS低。
让行存取&预充电。
闩锁， CLK与正边沿列地址
CAS
列地址选通
CAS低。
启用列的访问。
允许写操作和行预充电。
锁存数据从CAS开始，
WE
活跃的。
使得数据输出高阻，T
SHZ
后的时钟和掩模的输出。
块中的数据输入时， L（ U） DQM活跃。
数据输入/输出复用在相同的针。
电源和地的输入缓冲器和核心逻辑。
对于输出缓冲，以提供分离的电源和接地
增强抗干扰性。
该引脚建议留在设备上的连接。
WE
写使能
数据输入/输出面膜
数据输入/输出
电源/接地
数据输出电源/接地
无连接
L（ U） DQM
DQ0 DQ15
VDD / VSS
VDDQ / VSSQ
NC
晶豪科科技有限公司
出版日期： 2005年11月
修订： 2.6
2/44
ESMT
绝对最大额定值
参数
任何引脚相对于V电压
SS
在V电压
DD
供应相对于V
SS
储存温度
功耗
短路电流
注意：
符号
V
IN
, V
OUT
V
DD
, V
DDQ
T
英镑
P
D
I
OS
价值
-1.0 ~ 4.6
-1.0 ~ 4.6
-55 ~ +150
1
50
M12L64164A
单位
V
V
°
C
W
mA
如果绝对最大额定值超出可能会造成永久性损坏设备。
功能操作应仅限于推荐工作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
DC工作条件
推荐工作条件（电压参考VSS = 0V ， TA = 0 70
°
C )
参数
电源电压
输入逻辑高电压
输入逻辑低电压
输出逻辑高电平
输出逻辑低电压
输入漏电流
输出漏电流
注意：
符号
V
DD
, V
DDQ
V
IH
V
IL
V
OH
V
OL
I
IL
I
OL
民
3.0
2.0
-0.3
2.4
-
-5
-5
0
-
-
-
-
典型值
3.3
最大
3.6
V
DD
+0.3
0.8
-
0.4
5
5
单位
V
V
V
V
V
1
2
I
OH
= -2mA
I
OL
= 2毫安
3
4
记
μ
A
μ
A
1. V
IH（ MAX）的
= 4.6V AC脉冲宽度
≤
10ns的接受。
2. V
IL （ MIN ）
= -1.5V交流脉冲宽度
≤
10ns的接受。
3.任何输入0V
≤
V
IN
≤
V
DD
+ 0.3V ，所有其他引脚都没有被测= 0V 。
4. D
OUT
被禁用， 0V
≤
V
OUT
≤
V
DD
.
电容
（ VDD = 3.3V ， TA = 25
°
C，F = 1MHz的）
参数
输入电容（ A0 A11 ， A13 A12 ）
输入电容
（ CLK ， CKE ， CS ， RAS ， CAS ，
WE
＆放大器;
L（ U） DQM ）
数据输入/输出电容（ DQ0 DQ15 ）
C
IN2
2
4
pF
符号
C
IN1
民
2
最大
4
单位
pF
C
OUT
2
5
pF
晶豪科科技有限公司
出版日期： 2005年11月
修订： 2.6
3/44
ESMT
AC运行试验条件
（ VDD = 3.3V
±
0.3V
，TA
= 0至70
°
C )
参数
输入电平（ VIH / VIL）
输入定时测量参考电平
输入上升和下降时间
输出定时测量参考电平
输出负载条件
价值
2.4/0.4
1.4
TR / TF = 1/1
1.4
SEE图。 2
M12L64164A
单位
V
V
ns
V
3.3V
1200
产量
870
50pF
V
OH
（DC ）= 2.4V时，我
OH
= -2毫安
V
OL
（ DC ）= 0.4V时，我
OL
= 2毫安
产量
Z0 =50
VTT = 1.4V
50
50pF
（图1 ）直流输出负载电路
（图2 ） AC输出负载电路
经营AC参数
（交流工作条件，除非另有说明）
参数
行有效至行主动延迟
RAS到CAS延迟
行预充电时间
行活动时间
@工作
行周期时间
@自动刷新
最终数据以山坳。地址的延迟
在过去的数据来行预充电
在最后的数据以突发停止
上校地址上校地址的延迟
有效数
输出数据
符号
-5
t
RRD （分钟）
t
RCD （分钟）
t
RP （分钟）
t
RAS （分钟）
t
RAS （最大）
t
RC （分钟）
t
RFC （分钟）
t
CDL （分钟）
t
RDL （分钟）
t
BDL （分钟）
t
的CCD （分钟）
CAS延时= 3
CAS延时= 2
53
55
10
15
15
38
VERSION
-6
12
18
18
40
100
58
60
1
2
1
1
2
1
63
70
-7
14
20
20
42
ns
ns
ns
ns
us
ns
ns
CLK
CLK
CLK
CLK
ea
1
1,5
2
2
2
3
4
1
1
1
1
单位
记
注：1个时钟周期的最小数目是通过分割与时钟周期的时间，然后需要的最短时间来确定
四舍五入到下一个较大整数。
2.最小的延迟，需要完成与。
3.所有部件，使每一个周期的列地址的变化。
4.如遇行预充电中断，自动预充电和读取突发停止。
5.新的命令，可给予吨
RFC
后自刷新退出。
晶豪科科技有限公司
出版日期： 2005年11月
修订： 2.6
5/44
ESMT
SDRAM
M12L64164A
1M ×16位×4银行
同步DRAM
特点
JEDEC标准的3.3V电源
LVTTL与复用地址兼容
四家银行的操作
MRS周期与解决关键程序
- CAS延迟（ 2 & 3 ）
- 突发长度（1， 2，4， 8 &全页）
- 突发类型（顺序&交错）
所有的输入进行采样的正边沿
系统时钟
DQM用于屏蔽
自动&自我刷新
15.6
μ
s刷新间隔
54引脚TSOP （ II型）
（ 400mil X 875mil ）
产品编号
M12L64164A-5TG
M12L64164A-6TG
M12L64164A-7TG
M12L64164A-5BG
M12L64164A-6BG
M12L64164A-7BG
最大频率。包装评论
200MHz
166MHz
143MHz
200MHz
166MHz
143MHz
54 TSOP II
54 TSOP II
54 TSOP II
54 VBGA
54 VBGA
54 VBGA
无铅
无铅
无铅
无铅
无铅
无铅
订购信息
概述
该M12L64164A为67,108,864比特同步高数据速率动态随机存储器组织成4× 1,048,576字经
16位。同步设计允许精确的周期控制与利用系统时钟的I / O事务是可能的
每个时钟周期。工作频率范围，可编程突发长度和可编程延迟允许相同
装置可用于各种高带宽，高性能存储系统的应用是有用的。
引脚分配
顶视图
V
DD
DQ 0
V
D D Q
DQ 1
DQ 2
V
S SQ
DQ 3
DQ 4
V
D D Q
DQ 5
DQ 6
V
S SQ
DQ 7
V
DD
LDQ M
WE
c以
为r
CS
A
13
A
12
A
10
/ AP
A
0
A
1
A
2
A
3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
SS
DQ15
V
S SQ
DQ14
DQ13
V
D D Q
DQ12
DQ11
V
S SQ
DQ10
DQ 9
V
D D Q
DQ 8
V
SS
NC
UDQM
CLK
KE
NC
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
54球FVBGA （ 8mmx8mm ）
晶豪科科技有限公司
出版日期：三月2007年
修订： 3.0
1/45
ESMT
功能框图
CLK
CKE
地址
模式
注册
时钟
发电机
组D
C银行
B组
ROW
地址
卜FF器
＆放大器;
刷新
计数器
行解码器
M12L64164A
银行
检测放大器
命令解码器
控制逻辑
CS
RAS
CAS
WE
数据控制电路
输入输出&
卜FF器
闩锁电路
COLUMN
地址
卜FF器
＆放大器;
刷新
计数器
L（ U） DQM
列解码器
DQ
引脚功能说明
针
CLK
CS
CKE
A0 ~ A11
A12 , A13
名字
系统时钟
芯片选择
时钟使能
地址
银行选择地址
输入功能
活跃在正边沿采样所有输入
禁用或启用的设备操作通过屏蔽或使所有
除了输入CLK ， CKE和L （ U） DQM
面罩系统时钟从下一个时钟周期冻结操作。
CKE应该启用至少一个周期之前的新命令。
禁止输入缓冲器的电源关闭待机。
行/列地址被复用在相同的针。
行地址： RA0 RA11 ，列地址： CA0 CA7
选择bank中的行地址锁存器的时间被激活。
在列地址锁存器时选择的读/写的银行。
锁存行地址，在CLK的与正向边沿
RAS
行地址选通
RAS低。
让行存取&预充电。
闩锁， CLK与正边沿列地址
CAS
列地址选通
CAS低。
启用列的访问。
允许写操作和行预充电。
锁存数据从CAS开始，
WE
活跃的。
使得数据输出高阻，T
SHZ
后的时钟和掩模的输出。
块中的数据输入时， L（ U） DQM活跃。
数据输入/输出复用在相同的针。
电源和地的输入缓冲器和核心逻辑。
对于输出缓冲，以提供分离的电源和接地
增强抗干扰性。
该引脚建议留在设备上的连接。
WE
写使能
数据输入/输出面膜
数据输入/输出
电源/接地
数据输出电源/接地
无连接
L（ U） DQM
DQ0 DQ15
VDD / VSS
VDDQ / VSSQ
NC
晶豪科科技有限公司
出版日期：三月2007年
修订： 3.0
2/45
ESMT
绝对最大额定值
参数
任何引脚相对于V电压
SS
在V电压
DD
供应相对于V
SS
储存温度
功耗
短路电流
注意：
符号
V
IN
, V
OUT
V
DD
, V
DDQ
T
英镑
P
D
I
OS
价值
-1.0 ~ 4.6
-1.0 ~ 4.6
-55 ~ +150
1
50
M12L64164A
单位
V
V
°
C
W
mA
如果绝对最大额定值超出可能会造成永久性损坏设备。
功能操作应仅限于推荐工作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
DC工作条件
推荐工作条件（电压参考VSS = 0V ， TA = 0 70
°
C )
参数
电源电压
输入逻辑高电压
输入逻辑低电压
输出逻辑高电平
输出逻辑低电压
输入漏电流
输出漏电流
注意：
符号
V
DD
, V
DDQ
V
IH
V
IL
V
OH
V
OL
I
IL
I
OL
民
3.0
2.0
-0.3
2.4
-
-5
-5
0
-
-
-
-
典型值
3.3
最大
3.6
V
DD
+0.3
0.8
-
0.4
5
5
单位
V
V
V
V
V
1
2
I
OH
= -2mA
I
OL
= 2毫安
3
4
记
μ
A
μ
A
1. V
IH（ MAX）的
= 4.6V AC脉冲宽度
≤
10ns的接受。
2. V
IL （ MIN ）
= -1.5V交流脉冲宽度
≤
10ns的接受。
3.任何输入0V
≤
V
IN
≤
V
DD
+ 0.3V ，所有其他引脚都没有被测= 0V 。
4. D
OUT
被禁用， 0V
≤
V
OUT
≤
V
DD
.
电容
（ VDD = 3.3V ， TA = 25
°
C，F = 1MHz的）
参数
输入电容（ A0 A11 ， A13 A12 ）
输入电容
（ CLK ， CKE ， CS ， RAS ， CAS ，
WE
＆放大器;
L（ U） DQM ）
数据输入/输出电容（ DQ0 DQ15 ）
C
IN2
2
4
pF
符号
C
IN1
民
2
最大
4
单位
pF
C
OUT
2
5
pF
晶豪科科技有限公司
出版日期：三月2007年
修订： 3.0
3/45
ESMT
AC运行试验条件
（ VDD = 3.3V
±
0.3V
，TA
= 0至70
°
C )
参数
输入电平（ VIH / VIL）
输入定时测量参考电平
输入上升和下降时间
输出定时测量参考电平
输出负载条件
价值
2.4/0.4
1.4
TR / TF = 1/1
1.4
SEE图。 2
M12L64164A
单位
V
V
ns
V
3.3V
1200
产量
870
50pF
V
OH
（DC ）= 2.4V时，我
OH
= -2毫安
V
OL
（ DC ）= 0.4V时，我
OL
= 2毫安
产量
Z0 =50
VTT = 1.4V
50
50pF
（图1 ）直流输出负载电路
（图2 ） AC输出负载电路
经营AC参数
（交流工作条件，除非另有说明）
参数
行有效至行主动延迟
RAS到CAS延迟
行预充电时间
行活动时间
@工作
行周期时间
@自动刷新
最终数据以山坳。地址的延迟
在过去的数据来行预充电
在最后的数据以突发停止
上校地址上校地址的延迟
有效数
输出数据
符号
-5
t
RRD （分钟）
t
RCD （分钟）
t
RP （分钟）
t
RAS （分钟）
t
RAS （最大）
t
RC （分钟）
t
RFC （分钟）
t
CDL （分钟）
t
RDL （分钟）
t
BDL （分钟）
t
的CCD （分钟）
CAS延时= 3
CAS延时= 2
53
55
10
15
15
38
VERSION
-6
12
18
18
40
100
58
60
1
2
1
1
2
1
63
70
-7
14
20
20
42
ns
ns
ns
ns
us
ns
ns
CLK
CLK
CLK
CLK
ea
1
1,5
2
2
2
3
4
1
1
1
1
单位
记
注：1个时钟周期的最小数目是通过分割与时钟周期的时间，然后需要的最短时间来确定
四舍五入到下一个较大整数。
2.最小的延迟，需要完成与。
3.所有部件，使每一个周期的列地址的变化。
4.如遇行预充电中断，自动预充电和读取突发停止。
5.新的命令，可给予吨
RFC
后自刷新退出。
晶豪科科技有限公司
出版日期：三月2007年
修订： 3.0
5/45
ESMT
SDRAM
M12L64164A
1M ×16位×4银行
同步DRAM
特点
JEDEC标准的3.3V电源
LVTTL与复用地址兼容
四家银行的操作
MRS周期与解决关键程序
- CAS延迟（ 2 & 3 ）
- 突发长度（1， 2，4， 8 &全页）
- 突发类型（顺序&交错）
所有的输入进行采样的正边沿
系统时钟
DQM用于屏蔽
自动&自我刷新
15.6
μ
s刷新间隔
订购信息
54引脚TSOP （ II型）
（ 400mil X 875mil ）
产品编号
M12L64164A-5TG
M12L64164A-6TG
M12L64164A-7TG
最大频率。包装评论
200MHz
166MHz
143MHz
TSOP II
TSOP II
TSOP II
无铅
无铅
无铅
概述
该M12L64164A为67,108,864比特同步高数据速率动态随机存储器组织成4× 1,048,576字经
16位。同步设计允许精确的周期控制与利用系统时钟的I / O事务是可能的
每个时钟周期。工作频率范围，可编程突发长度和可编程延迟允许相同
装置可用于各种高带宽，高性能存储系统的应用是有用的。
引脚分配
顶视图
V
DD
DQ 0
V
DD Q
DQ 1
DQ 2
V
SSQ
DQ 3
DQ 4
V
DD Q
DQ 5
DQ 6
V
SSQ
DQ 7
V
DD
L DQ M
WE
c以
为r
CS
A
13
A
12
A
10
/ AP
A
0
A
1
A
2
A
3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
SS
DQ15
V
SSQ
DQ14
DQ13
V
DD Q
DQ12
DQ11
V
SSQ
DQ10
DQ 9
V
DD Q
DQ 8
V
SS
NC
UDQM
CLK
CKE
NC
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
晶豪科科技有限公司
出版日期： 2005年11月
修订： 2.6
1/44
ESMT
功能框图
CLK
CKE
地址
模式
注册
时钟
发电机
组D
C银行
B组
ROW
地址
卜FF器
＆放大器;
刷新
计数器
行解码器
M12L64164A
银行
检测放大器
命令解码器
控制逻辑
CS
RAS
CAS
WE
数据控制电路
输入输出&
卜FF器
闩锁电路
COLUMN
地址
卜FF器
＆放大器;
刷新
计数器
L（ U） DQM
列解码器
DQ
引脚功能说明
针
CLK
CS
CKE
A0 ~ A11
A12 , A13
名字
系统时钟
芯片选择
时钟使能
地址
银行选择地址
输入功能
活跃在正边沿采样所有输入
禁用或启用的设备操作通过屏蔽或使所有
除了输入CLK ， CKE和L （ U） DQM
面罩系统时钟从下一个时钟周期冻结操作。
CKE应该启用至少一个周期之前的新命令。
禁止输入缓冲器的电源关闭待机。
行/列地址被复用在相同的针。
行地址： RA0 RA11 ，列地址： CA0 CA7
选择bank中的行地址锁存器的时间被激活。
在列地址锁存器时选择的读/写的银行。
锁存行地址，在CLK的与正向边沿
RAS
行地址选通
RAS低。
让行存取&预充电。
闩锁， CLK与正边沿列地址
CAS
列地址选通
CAS低。
启用列的访问。
允许写操作和行预充电。
锁存数据从CAS开始，
WE
活跃的。
使得数据输出高阻，T
SHZ
后的时钟和掩模的输出。
块中的数据输入时， L（ U） DQM活跃。
数据输入/输出复用在相同的针。
电源和地的输入缓冲器和核心逻辑。
对于输出缓冲，以提供分离的电源和接地
增强抗干扰性。
该引脚建议留在设备上的连接。
WE
写使能
数据输入/输出面膜
数据输入/输出
电源/接地
数据输出电源/接地
无连接
L（ U） DQM
DQ0 DQ15
VDD / VSS
VDDQ / VSSQ
NC
晶豪科科技有限公司
出版日期： 2005年11月
修订： 2.6
2/44
ESMT
绝对最大额定值
参数
任何引脚相对于V电压
SS
在V电压
DD
供应相对于V
SS
储存温度
功耗
短路电流
注意：
符号
V
IN
, V
OUT
V
DD
, V
DDQ
T
英镑
P
D
I
OS
价值
-1.0 ~ 4.6
-1.0 ~ 4.6
-55 ~ +150
1
50
M12L64164A
单位
V
V
°
C
W
mA
如果绝对最大额定值超出可能会造成永久性损坏设备。
功能操作应仅限于推荐工作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
DC工作条件
推荐工作条件（电压参考VSS = 0V ， TA = 0 70
°
C )
参数
电源电压
输入逻辑高电压
输入逻辑低电压
输出逻辑高电平
输出逻辑低电压
输入漏电流
输出漏电流
注意：
符号
V
DD
, V
DDQ
V
IH
V
IL
V
OH
V
OL
I
IL
I
OL
民
3.0
2.0
-0.3
2.4
-
-5
-5
0
-
-
-
-
典型值
3.3
最大
3.6
V
DD
+0.3
0.8
-
0.4
5
5
单位
V
V
V
V
V
1
2
I
OH
= -2mA
I
OL
= 2毫安
3
4
记
μ
A
μ
A
1. V
IH（ MAX）的
= 4.6V AC脉冲宽度
≤
10ns的接受。
2. V
IL （ MIN ）
= -1.5V交流脉冲宽度
≤
10ns的接受。
3.任何输入0V
≤
V
IN
≤
V
DD
+ 0.3V ，所有其他引脚都没有被测= 0V 。
4. D
OUT
被禁用， 0V
≤
V
OUT
≤
V
DD
.
电容
（ VDD = 3.3V ， TA = 25
°
C，F = 1MHz的）
参数
输入电容（ A0 A11 ， A13 A12 ）
输入电容
（ CLK ， CKE ， CS ， RAS ， CAS ，
WE
＆放大器;
L（ U） DQM ）
数据输入/输出电容（ DQ0 DQ15 ）
C
IN2
2
4
pF
符号
C
IN1
民
2
最大
4
单位
pF
C
OUT
2
5
pF
晶豪科科技有限公司
出版日期： 2005年11月
修订： 2.6
3/44
ESMT
AC运行试验条件
（ VDD = 3.3V
±
0.3V
，TA
= 0至70
°
C )
参数
输入电平（ VIH / VIL）
输入定时测量参考电平
输入上升和下降时间
输出定时测量参考电平
输出负载条件
价值
2.4/0.4
1.4
TR / TF = 1/1
1.4
SEE图。 2
M12L64164A
单位
V
V
ns
V
3.3V
1200
产量
870
50pF
V
OH
（DC ）= 2.4V时，我
OH
= -2毫安
V
OL
（ DC ）= 0.4V时，我
OL
= 2毫安
产量
Z0 =50
VTT = 1.4V
50
50pF
（图1 ）直流输出负载电路
（图2 ） AC输出负载电路
经营AC参数
（交流工作条件，除非另有说明）
参数
行有效至行主动延迟
RAS到CAS延迟
行预充电时间
行活动时间
@工作
行周期时间
@自动刷新
最终数据以山坳。地址的延迟
在过去的数据来行预充电
在最后的数据以突发停止
上校地址上校地址的延迟
有效数
输出数据
符号
-5
t
RRD （分钟）
t
RCD （分钟）
t
RP （分钟）
t
RAS （分钟）
t
RAS （最大）
t
RC （分钟）
t
RFC （分钟）
t
CDL （分钟）
t
RDL （分钟）
t
BDL （分钟）
t
的CCD （分钟）
CAS延时= 3
CAS延时= 2
53
55
10
15
15
38
VERSION
-6
12
18
18
40
100
58
60
1
2
1
1
2
1
63
70
-7
14
20
20
42
ns
ns
ns
ns
us
ns
ns
CLK
CLK
CLK
CLK
ea
1
1,5
2
2
2
3
4
1
1
1
1
单位
记
注：1个时钟周期的最小数目是通过分割与时钟周期的时间，然后需要的最短时间来确定
四舍五入到下一个较大整数。
2.最小的延迟，需要完成与。
3.所有部件，使每一个周期的列地址的变化。
4.如遇行预充电中断，自动预充电和读取突发停止。
5.新的命令，可给予吨
RFC
后自刷新退出。
晶豪科科技有限公司
出版日期： 2005年11月
修订： 2.6
5/44
ESMT
SDRAM
M12L64164A
1M ×16位×4银行
同步DRAM
特点
JEDEC标准的3.3V电源
LVTTL与复用地址兼容
四家银行的操作
MRS周期与解决关键程序
- CAS延迟（ 2 & 3 ）
- 突发长度（1， 2，4， 8 &全页）
- 突发类型（顺序&交错）
所有的输入进行采样的正边沿
系统时钟
DQM用于屏蔽
自动&自我刷新
15.6
μ
s刷新间隔
订购信息
产品编号
M12L64164A-5TG
M12L64164A-6TG
M12L64164A-7TG
M12L64164A-5BG
M12L64164A-6BG
M12L64164A-7BG
最大频率。包装评论
200MHz
166MHz
143MHz
200MHz
166MHz
143MHz
54 TSOP II
54 TSOP II
54 TSOP II
54 VBGA
54 VBGA
54 VBGA
无铅
无铅
无铅
无铅
无铅
无铅
概述
该M12L64164A为67,108,864比特同步高数据速率动态随机存储器组织成4× 1,048,576字经
16位。同步设计允许精确的周期控制与利用系统时钟的I / O事务是可能的
每个时钟周期。工作频率范围，可编程突发长度和可编程延迟允许相同
装置可用于各种高带宽，高性能存储系统的应用是有用的。
引脚分配
顶视图
V
DD
Q0
V
DQ
Q1
Q2
V
S SQ
Q3
Q4
V
D D Q
Q5
Q6
V
S SQ
DQ 7
V
DD
LD QM
WE
c以
为r
CS
BA0
BA1
A
1 0
/ AP
A
0
A
1
A
2
A
3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
SS
DQ15
V
S SQ
DQ14
DQ13
V
DDQ
DQ12
DQ11
V
S SQ
DQ10
DQ9
V
DDQ
DQ8
V
SS
NC
ü DQ M
CLK
CKE
NC
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
1
A
VSS
2
DQ15
54球FVBGA （ 8mmx8mm ）
3
VSSQ
4
5
6
7
VDDQ
8
DQ0
9
VDD
B
DQ14
DQ13
VDDQ
VSSQ
DQ2
DQ1
C
DQ12
DQ11
VSSQ
VDDQ
DQ4
DQ3
D
DQ10
DQ9
VDDQ
VSSQ
DQ6
DQ5
E
DQ8
NC
VSS
VDD
LDQM
DQ7
F
UDQM
CLK
CKE
CAS
RAS
WE
G
NC
A11
A9
BA0
BA1
CS
H
A8
A7
A6
A0
A1
A10
J
VSS
A5
A4
A3
A2
VDD
晶豪科科技有限公司
出版日期： 2009年5月
修订： 3.4
1/45
ESMT
功能框图
CLK
CKE
地址
模式
注册
时钟
发电机
组D
C银行
B组
ROW
地址
卜FF器
＆放大器;
刷新
计数器
行解码器
M12L64164A
银行
检测放大器
命令解码器
控制逻辑
CS
RAS
CAS
WE
数据控制电路
输入输出&
卜FF器
闩锁电路
COLUMN
地址
卜FF器
＆放大器;
刷新
计数器
L（ U） DQM
列解码器
DQ
引脚功能说明
针
CLK
CS
CKE
A0 ~ A11
BA1 ， BA0
名字
系统时钟
芯片选择
时钟使能
地址
银行选择地址
输入功能
活跃在正边沿采样所有输入
禁用或启用的设备操作通过屏蔽或使所有
除了输入CLK ， CKE和L （ U） DQM
面罩系统时钟从下一个时钟周期冻结操作。
CKE应该启用至少一个周期之前的新命令。
禁止输入缓冲器的电源关闭待机。
行/列地址被复用在相同的针。
行地址： RA0 RA11 ，列地址： CA0 CA7
选择bank中的行地址锁存器的时间被激活。
在列地址锁存器时选择的读/写的银行。
锁存行地址，在CLK的与正向边沿
RAS
行地址选通
RAS低。
让行存取&预充电。
闩锁， CLK与正边沿列地址
CAS
列地址选通
CAS低。
启用列的访问。
允许写操作和行预充电。
锁存数据从CAS开始，
WE
活跃的。
使得数据输出高阻，T
SHZ
后的时钟和掩模的输出。
块中的数据输入时， L（ U） DQM活跃。
数据输入/输出复用在相同的针。
电源和地的输入缓冲器和核心逻辑。
对于输出缓冲，以提供分离的电源和接地
增强抗干扰性。
该引脚建议留在设备上的连接。
WE
写使能
数据输入/输出面膜
数据输入/输出
电源/接地
数据输出电源/接地
无连接
L（ U） DQM
DQ0 DQ15
VDD / VSS
VDDQ / VSSQ
NC
晶豪科科技有限公司
出版日期： 2009年5月
修订： 3.4
2/45
ESMT
绝对最大额定值
参数
任何引脚相对于V电压
SS
在V电压
DD
供应相对于V
SS
储存温度
功耗
短路电流
注意：
符号
V
IN
, V
OUT
V
DD
, V
DDQ
T
英镑
P
D
I
OS
价值
-1.0 ~ 4.6
-1.0 ~ 4.6
-55 ~ +150
1
50
M12L64164A
单位
V
V
°
C
W
mA
如果绝对最大额定值超出可能会造成永久性损坏设备。
功能操作应仅限于推荐工作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
DC工作条件
推荐工作条件（电压参考VSS = 0V ，T
A
= 0至70
°
C )
参数
电源电压
输入逻辑高电压
输入逻辑低电压
输出逻辑高电平
输出逻辑低电压
输入漏电流
输出漏电流
注意：
符号
V
DD
, V
DDQ
V
IH
V
IL
V
OH
V
OL
I
IL
I
OL
民
3.0
2.0
-0.3
2.4
-
-5
-5
0
-
-
-
-
典型值
3.3
最大
3.6
V
DD
+0.3
0.8
-
0.4
5
5
单位
V
V
V
V
V
1
2
I
OH
= -2mA
I
OL
= 2毫安
3
4
记
μ
A
μ
A
1. V
IH
（ MAX）= 4.6V AC脉冲宽度
≤
10ns的接受。
2. V
IL
（分钟） = -1.5V交流脉冲宽度
≤
10ns的接受。
3.任何输入0V
≤
V
IN
≤
V
DD
所有其他引脚都没有被测= 0V 。
4. D
OUT
为残疾人， 0V
≤
V
OUT
≤
V
DD
.
电容
（ VDD = 3.3V ，T
A
= 25
°
C，F = 1MHz的）
参数
输入电容（ A0 A11 ， BA0 BA1 ）
输入电容
（ CLK ， CKE ， CS ， RAS ， CAS ，
WE
＆放大器;
L（ U） DQM ）
数据输入/输出电容（ DQ0 DQ15 ）
C
IN2
2
4
pF
符号
C
IN1
民
2
最大
4
单位
pF
C
OUT
2
6
pF
晶豪科科技有限公司
出版日期： 2009年5月
修订： 3.4
3/45
ESMT
AC运行试验条件
（ VDD = 3.3V
±
0.3V
，T
A
= 0至70
°
C )
参数
输入电平（ VIH / VIL）
输入定时测量参考电平
输入上升和下降时间
输出定时测量参考电平
输出负载条件
价值
2.4/0.4
1.4
TR / TF = 1/1
1.4
SEE图。 2
M12L64164A
单位
V
V
ns
V
3.3V
1200
产量
870
50pF
V
OH
（DC ）= 2.4V时，我
OH
= -2毫安
V
OL
（ DC ）= 0.4V时，我
OL
= 2毫安
产量
Z0 =50
VTT = 1.4V
50
50pF
（图1 ）直流输出负载电路
（图2 ） AC输出负载电路
经营AC参数
（交流工作条件，除非另有说明）
参数
行有效至行主动延迟
RAS到CAS延迟
行预充电时间
行活动时间
@工作
行周期时间
@自动刷新
最终数据以山坳。地址的延迟
在过去的数据来行预充电
在最后的数据以突发停止
上校地址上校地址的延迟
有效数
输出数据
符号
t
RRD
（分钟）
t
RCD
（分钟）
t
RP
（分钟）
t
RAS
（分钟）
t
RAS
（最大）
t
RC
（分钟）
t
RFC
（分钟）
t
CDL
（分钟）
t
RDL
（分钟）
t
BDL
（分钟）
t
CCD
（分钟）
CAS延时= 3
CAS延时= 2
53
55
VERSION
-5
10
15
15
38
-6
12
18
18
40
100
58
60
1
2
1
1
2
1
63
70
-7
14
20
20
42
单位
ns
ns
ns
ns
us
ns
ns
CLK
CLK
CLK
CLK
ea
1
1,5
2
2
2
3
4
记
1
1
1
1
注意：
1.时钟周期的最小数目是通过分割与时钟周期的时间，然后需要的最短时间来确定
四舍五入到下一个较大整数。
2.最小的延迟，需要完成与。
3.所有部件，使每一个周期的列地址的变化。
4.如遇行预充电中断，自动预充电和读取突发停止。
5.新的命令，可给予吨
RFC
后自刷新退出。
晶豪科科技有限公司
出版日期： 2009年5月
修订： 3.4
5/45
QQ：2881677436 复制
