M-986-2R2
MFC收发器
特点
直接A律PCM数字输入
2.048 Mb / s的时钟
可编程的前进/后退模式
可编程强迫/直接控制
工作于标准的编解码器的模拟
接口
微处理器读/写接口
二元或2- - 6的数据格式
单通道或双通道版本
5伏电源
应用
测试设备
主干适配器
寻呼终端
行车记录仪
集团电话
描述
在M- 986-1R2和-2R2 MFC收发器包含
所有必要的逻辑，以发送和接收的CCITT
R2F （向前）和R2B （向后）多频
上一个40针的集成电路（IC ）的信号。 M- 986-
1R2是一种单信道的版本; M- 986-2R2提供
两个通道。 R1单路和双路多频
收发信机也可为M- 986-1R1和 -
2R1.
用20.48 MHz晶振工作时， M- 986是
能够提供一个直接的数字接口，可对A-
法律PCM编码的数字输入。每个通道可
连接到使用编解码器的模拟信号源
（编解码器） ，如下面的框图。
对M- 986可以由客户来进行配置
与发射器和接收器或者cou-操作
PLED一起或独立地，允许它处理一个
自动或通过从命令强迫循环
主处理器。对于R2的版本的M- 986 ，
A律是用于编码/解码。在M- 986所配置
通过一个集成协处理器盘算和控制
端口。
引脚分配
订购信息
产品编号
M-986-1R2P
M-986-1R2PL
M-986-2R2P
M-986-2R2PL
描述
40引脚塑料DIP ，单通道
44引脚PLCC ，单通道
40引脚塑料DIP ，双通道
44引脚PLCC ，双通道
框图
DS-M976-2R2-R3
www.clare.com
1
M-986-2R2
功能说明
对M- 986可设置为不同的操作模式
通过写两个配置字节的协处理器
端口。
CON组fi guration选项
外部/内部编解码器时钟（ ECLK ） ：
如果外部
编解码器的时钟选择，一个外部时钟源
提供8kHz的帧的发送时钟和8kHz的
接收帧时钟。它还提供一个串行比特时钟
用的频率是介于8 kHz的倍数
2.496 MHz和216 kHz的用于经由交换数据的
串行端口。当选择内部时钟的编解码器，
对M- 986提供了一个8kHz的帧时钟和一个2.048
MHz的串行位时钟。
6个二进制输入/ 2 /输出（ IOM ） ：
当2- - 6-
输入/输出被选择时，对M- 986编码
在一个6位的格式，在那里接收到的R 2的MF音调对成
每个位代表的六个可能的频率之一。
逻辑高电平表示frequen-的存在
CY 。数字输入到M- 986 ，其选择的反
mitted R2中的MF音调对，还必须在该编码
- - 6 2格式。
当二进制输入/输出被选择时，对M- 986
接收R2 MF音对成4位编码bina-
RY格式。数字输入到M- 986 ，其选择
发送R 2的MF音调对，还必须在一个4编码
位的二进制格式。
配置字节
配置字节1
第7位
0
ECLK
IOM
ENC1
EOD1
CMP1
FB1
第6位
0
第5位
ECLK
通道1 & 2
通道1 & 2
通道1
通道1
通道1
通道1
4位
IOM
第3位
ENC1
第2位
EOD1
第1位
CMP1
位0
FB1
启用/禁用通道（ ENC ） ：
当信道是
残疾人，接收不处理它的编解码器的输入
对于R2中的MF音，发射机不响应
来发送命令。如果在发送命令给出
当通道被启动时，“调客”命令
必须给通道被禁用之前。
禁用信道没有自动关闭
发射机。当一个通道被激活， receiv-
器和发射器，用于该信道的功能正常。
最终位数的指示（ EOD ） ：
最终位数的指征
化选项配置的M- 986 ，通知主机
当远端终止传输处理器
在R2 MF音被发送。如果该选项被禁用，
主处理器将不会收到通知时，音
传输结束。
强令自动/手动顺序信令
（ CMP ） ：
当选择手动模式时， R 2中频音
传输导通和关断仅通过命令
从主处理器。
如果选择了自动模式时，发送器和
接收器进行强迫握手信号
自动。操作的细节是不同的
对于前向和后向的配置。
在正向模式中，收发器可以在两种存在
状态，状态1和状态2：
状态1：没有检测到反向的信号。
在主机的控制发射器。
状态2：检测到反向的信号。
关闭发射机无条件。
1 =外部编解码器的时钟; 0 =内部时钟编解码器
1 =开关量输入/输出; 0 = 2 - 6的输入/输出
1 =启用通道; 0 =禁用通道
1 =指示数字的结尾; 0 =数字指示没有结束
1 =自动强令模式; 0 =手动模式
1 =正向模式（向前的Tx频率和接收频率向后）
0 =方式落后器（Tx落后的频率和接收频率向前）
配置2字节
第7位
0
ENC2
EOD2
CMP2
FB2
第6位
1
通道2
通道2
通道2
通道2
第5位
0
4位
0
第3位
ENC2
第2位
EOD2
第1位
CMP2
位0
FB2
1 =启用通道; 0 =禁用通道
1 =指示数字的结尾; 0 =数字指示没有结束
1 =自动强令模式; 0 =手动模式
1 =正向模式（向前的Tx频率和接收频率向后）
0 =方式落后器（Tx落后的频率和接收频率向前）
2
www.clare.com
第3版
M-986-2R2
该R2B收发器检测到信号时，进入状态
2 ，并通过所接收的音调的代码输出到其主机
协处理器接口。如果R2B主机确定了
下一个音调来传输和写入发送命令
在您进入状态2，状态收发器
过渡将导致此音将被发送。
否则， R2B发射机等待发送
从主机音命令，并开始发送一
音一次发射音调命令被接收。
该R2F收发器检测到的后向信号，
进入状态2 ，并且接收到的音调的代码输出到
它的主人。进入状态2无条件关闭
发射机。
该R2B收发器检测不到信号，
进入状态1 ，并通知与终了主机
音码，如果配置为这样做。进入状态1
无条件禁止发射机。
该R2F收发器检测不到信号，
进入状态1 ，并通知与终了主机
音码，如果配置为这样做。如果R2F主机有
确定下一个信号发送和写入一
发送命令之前进入收发器
状态1 ，状态转移将导致该信号是
传输。否则，发射保持沉默
直到其主机的下一个发送命令。
前进/后退的频率（ FB ） ：
当前锋
模式被选择时， R2F （前方）的频率是
发送和R2B （向后）频率
收到。当选择方式落后， R2B频
quencies被发送和R2F频率
收到。该R2F频率是1380 ， 1500， 1620 ，
1740年， 1860年和1980年赫兹。该R2B频率
540 ， 660 ， 780 ， 900 ， 1020 ，和1140赫兹。
初始配置：
对M- 986的结构
之后立即复位将如下：
·
·
·
·
·
指示结束位的开
转发模式ON
残疾人通道
2 - 6的输入/输出
外部串行和串行帧时钟。
：收到音检测
当一个音用M - 986中， TBLF输出检测到的
放那张色调的低，说明接收
主处理器。主机处理器可以确定
这口气检测，该信道的基调
上检测通过从M - 986读取数据
协处理器接口。在M- 986将返回一个单字节
收到指示的语气和通道的
收到盘符，返回的字节格式的音
依赖于对M- 986是否被配置用于bina-
Ry的或2 - 6的编码。
协处理器接口
命令经coproces-写入到M- 986
感器端口，并且数据表示所接收到的R 2中频音
从协处理器端口读出。
写入协处理器端口：
以下
序列描述写一个命令到M- 986 。
（ 1） WR信号为低电平由主处理器。
（ 2） RBLE （接收缓冲区闩锁空）转录信号
位数为逻辑高电平。
（3）将数据从LD7 - LD0写入接收缓冲器
锁存器（ D7 - D0 ）当WR信号变为高电平。
（4） RBLE信号转变到逻辑低电平后
对M- 986读取数据。这标志着主机
处理器接收缓冲区为空。
注意：
写之前， RBLE应该低
协处理器。
读协处理器端口：
以下
顺序描述阅读接收到的音频信息
从协处理器端口。
（ 1） TBLF （发送缓冲锁存器满）端口引脚上的
M- 986变低，表示语气的接收。
（2）主处理器检测到低逻辑电平
在TBLF针或者通过轮询连接的端口引脚或
通过一个中断。
（3）主机处理器驱动的RD信号的低电平。
（ 4） TBLF （发送缓冲区满锁存）信号的跃迁
系统蒸发散到逻辑高电平。
（ 5）数据被驱动到LD7 - LD0用M - 986 ，直到
RD信号被驱动为高由主处理器。
时钟与特征和时序
内部时钟选项：
内部振荡器启用
通过连接跨X1和X2 / CLKIN的晶体。该
晶体必须是20.48 MHz的基本模式，并
并联谐振，以将有效串联电阻
30欧姆， 1毫瓦的功率耗散，并且bespeci-
在田间的20 pF的负载电容。
第3版
此外， M- 986将放置00 （十六进制）的协处理器
口，以指示它是否工作在主机处理器。
传音命令
发送语气命令允许主机处理器
发送的任何两个中的6个可能的频率
传输模式中，信道已被配置
为（向前或向后） 。该命令的格式
依赖于对M- 986是否被配置用于bina-
Ry的格式或2- - 6的格式。
4
www.clare.com
M-986-2R2
外部时钟选项：
外部频率源
可用于通过直接在喷射频率
X2 / CLKIN ，与X1悬空。外部频
昆西注射必须符合规格列表 -
ED的外部频率规格表上
第7页。
易燃性/可靠性指标
可靠性：
阻燃性：
185 FITS故障/十亿小时
通过UL 94 V- 0的测试
信号说明
信号
DIP
引脚
PLCC
引脚
I / O / Z
描述
PLCC - 塑料有引线芯片载体
注意：
请参阅下面的定义： = DIP双列直插式封装
D15-D8
D7-D0
TBLF
RBLE
HI / LO
BIO
RD
18-11
19-26
40
1
2
9
32
13-17, 19-21
22-28, 30
44
2
3
10
36
I / O / Z
I / O / Z
O
O
I
I
I / O
未使用。平仓离场。
8位锁存器的协处理器。
发送缓冲锁存器满标志。
接收缓冲区闩锁空标志
锁存字节选择引脚。配合低。
未使用。平仓离场。
所使用的外部处理器从协处理器读
通过驱动RD行有效（低电平） ，因此能够使输出锁存
锁存器驱动锁存的数据。当数据已经读出时，
外部设备必须携带RD线为高电平。
未使用。平仓离场。
微电脑模式选择引脚。配合低。
协处理器模式选择引脚。配合低。
复位输入用于初始化该设备。当有源低放置
关于RS引脚最少5个时钟周期， RD和WR是
强制为高，并在数据总线（D7到D0 ）变为高
阻抗状态。串口时钟和发送输出也走
到高阻抗状态。
所使用的外部处理器将数据写入到所述协处理器
端口。要将数据写入外部处理器驱动WR线为低电平，
在数据总线上的数据的地方，然后驱动WR线高
时钟数据到片上闩锁。
看门狗信号。切换每15毫秒至少一次的时候
处理器是否运行正常。如果引脚没有在翻转
至少一次，每15毫秒，所述处理器被丢失，并应被重置。
系统时钟输出（四分之一晶体/ CLKIN频率，
名义上5.12兆赫） 。
5V电源引脚。
接地引脚。
晶振输出引脚内部振荡器。如果一个内部振荡器是
不使用时，该引脚应悬空。
输入引脚从晶体内部振荡器（ X2 ） 。
可替换地，一个输入管脚的外部振荡器（ CLKIN） 。
串口接收通道的输入。收到2.048 MHz的串行数据
在通过这两个引脚接收寄存器。 DR0 =通道1 ; DR1 =
通道2
串口传输通道输出。 2.048 MHz的串行数据
从发送寄存器这些pins.These输出传输
处于高阻抗状态时不进行发射。
EXINT
MC
MC / PM
RS
5
3
27
4
6
4
31
5
I
I
I
I
WR
31
35
I / O
XF
28
32
O
CLKOUT
V
CC
V
SS
X1
X2/CLKIN
DR1 & DR0
6
30
10
7
8
33 & 29
7
34
1, 12, 18, 29
8
9
37, 33
O
I
I
O
I
I
DX1 & DX0
36 & 35
40, 39
O
第3版
www.clare.com
5
QQ：2880707522 复制
