LH79524 / LH79525 （ A.1 ）
初步数据表
特点
高度集成的系统级芯片
高性能： 76.205 MHz的CPU速度，
50.803 MHz的最高AHB时钟（ HCLK ）
32位ARM720T RISC内核
- LH79524 ： 32位外部数据总线
- 208 LFBGA封装
- LH79525 ： 16位外部数据总线
- 176 LQFP封装
8 KB的缓存与回写缓存
- MMU （的Windows CE 启用）
16 KB片上SRAM
灵活的，可编程的存储器接口
- SDRAM接口
- 512 MB外部地址空间
- 32位外部数据总线（ LH79524 ）
- 16位外部数据总线（ LH79525 ）
- SRAM /闪存/ ROM接口
- 15位外部地址总线
- 32位外部数据总线（ LH79524 ）
- 16位外部数据总线（ LH79525 ）
多流DMA控制器
- 4个32位突发型数据流
时钟和电源管理
- 32.768 kHz振荡器的实时时钟
- 10 MHz至20 MHz振荡器和片上PLL
- 工作，待机，休眠，停止1和停止2模式
- 外部提供时钟选项
片上Boot ROM
- 允许从8位引导位，16位或32位器件
NAND闪存启动
低功耗模式
- 主动模式： 85毫安（ MAX 。 ）
- 待机模式： 50毫安（ MAX 。 ）
- 睡眠模式：3.8 mA（典型值）
- 停止模式1 ： 420
A
（典型值）。
- 停止模式2 ： 25
A
（典型值）。
USB设备
- 符合USB 2.0规范（全速）
四个端点
以太网MAC ，与MII和MDIO接口
- 符合IEEE 802.3标准
10和100 Mbit / s的操作
模拟数字转换器/欠压检测器
- 10位ADC
- 笔检测中断
- 集成的触摸屏控制器（ TSC ）
初步数据表
1
I
2
I2C模块
集成的编解码器接口支持功能（我
2
S)
看门狗定时器
向量中断控制器
- 16标准和16个向量IRQ中断
- 中断单独配置为IRQ或FIQ
三个UART
- 16位入口的FIFO用于Rx和Tx
- 红外线SIR支持所有的UART
3个16位定时器， PWM功能
- 实时时钟
- 32位递增计数器，可编程负载
- 可编程的32位匹配比较寄存器
可编程通用I / O信号
- LH79524 ： 14端口提供108引脚
- LH79525 ： 12端口提供86针
可编程彩色LCD控制器
- 16 （ LH79524 ）或12 （ LH79525 ）位每像素
- 高达800× 600分辨率
- STN ，彩色STN ， HR- TFT ， AD- TFT ， TFT
- TFT ：支持64 K（ LH79524 ）或4 K（ LH79525 ）
从直接选择颜色或256色
64 K色的调色板;格雷的15灯罩
- 彩色STN ：支持3375的直接色彩，或256
颜色的3375色的调色板中选择
同步串行端口
- 支持数据传输速率高达1.8452 Mbit / s的
- 兼容通用接口方案
JTAG调试接口和边界扫描
5V电压的数字量输入（不包括振荡器引脚）
- XTALIN和XTAL32IN引脚1.8 V± 10 ％
片上稳压器允许采用3.3 V单电源
系统级芯片
描述
在LH79524 / LH79525 ，搭载了ARM720T ，
是一个完整的系统级芯片与英特高层
格雷申，以满足各种各样的要求，并
应用程序。该SoC具有完全静态设计，电源
管理单元，和低电压操作（ 1.8伏
核心， 3.3 V的I / O） 。随着片上稳压器，
3.3 V单电源可以使用。强大的外设
数常量和低功耗的RISC内核提供高perfor-
曼斯以合理的价格。
LH79524/LH79525
恩智浦半导体
系统级芯片
球A1
索引区
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
LH79524
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
002aad214
透明的顶视图
图2. LH79524引脚配置（ LFBGA208 ）
176
1
133
132
LH79525
44
45
88
89
002aad213
图3. LH79525引脚配置（ LQFP176 ）
4
启示录01
—
2007年7月16日
初步数据表
系统级芯片
恩智浦半导体
LH79524/LH79525
信号说明
表2. LH79524引脚说明
LFBGA
针
T12
R11
T11
P10
R10
T10
P9
R9
T9
T8
R8
P8
T7
R7
P7
T6
M15
N16
L13
M14
N15
P16
M13
N14
F14
G15
D13
E13
E14
G14
G16
H14
H15
H16
L16
L15
M16
L14
J15
J14
K16
K15
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
D0
D1
D2
D3
D4
D5
D6
D7
SDCLK
SDCKE
DQM0
DQM1
DQM2
DQM3
nDCS0
nDCS1
NRAS
NCAS
nCS0/PM0
nCS1/PM1
nCS2/PM2
nCS3/PM3
nBLE0/PM4
nBLE1/PM5
nBLE2/PM6
nBLE3/PM7
O
静态内存字节通道启用/字节写使能;复用
GPIO端口M [ 7：4] （仅输出）
O
静态存储器片选;复用GPIO端口M [ 3 ： 0 ] （仅输出）
O
O
O
O
SDRAM芯片选择
SDRAM芯片选择
行地址选通
列地址选通
O
数据屏蔽输出到SDRAM的
O
O
SDRAM时钟
SDRAM时钟使能
I / O
外部数据总线
O
外部地址总线
信号名称
TYPE
描述
初步数据表
启示录01
—
2007年7月16日
5
QQ：2881677436 复制
