订购数量： ENN6166
CMOS IC
LC72710W ， 72710LW
手机FM多工广播（ DARC ）接收器IC
带有片上VICS解码器
概观
该LC72710W和LC72710LW的数据解调器
芯片用来接收FM多重广播的移动
招待会在DARC格式。该IC包括一个片
芯片的带通滤波器，用于从提取的DARC信号
为FM基带信号。它还集成了解码器电路
即在同一芯片上执行的VICS数据处理
并且可以实现紧凑的，多功能的VICS
接收系统。该LC72710W和LC72710LW
同时支持并行和串行建行CPU接口，
整合需要同时接收电路
两者的VICS数据和DGPS服务数据。注意，以
与VICS中心的合同，以评估这是必需的
采样IC和产生支持VICS道路的最终产品。
7.2 MHz的晶振电路
两种省电模式： STNBY和EC_STOP
为专用帧同步电路
同时接收DGPS和VICS数据
应用程序可以使用一个并行CPU接口
（DMA）或出CCB串行接口。
电源电压： 4.5 5.5 V （ LC72710W ） ， 2.7 3.6 V
(LC72710LW)
包装尺寸
单位：mm
3190-SQFP64
[ LC72710W ， 72710LW ]
12.0
10.0
1.25
48
49
功能
免调整76 kHz的SCF带通滤波器
内置VICS解码器
根据一个1T延迟的MSK延迟检测系统。
根据一个2T延迟纠错功能（在
MSK检测阶段）
数字PLL基于时钟再生功能
移位寄存器1T和2T延迟电路
块和帧同步检测电路
功能，用于设置允许的BIC的错误数
和同步保护的数
操作。
使用（ 272 ， 190 ）码的纠错
内置4层的CRC校验码电路
片内帧存储器和存储器控制电路，用于
垂直校正
0.5
0.18
1.25
33
32
0.15
12.0
10.0
0.5
1.25
64
17
1
16
0.5
三洋： SQFP64
建行是SANYO ELECTRIC CO 。 ， LTD。的注册商标。
建行是三洋独创总线格式，所有的公交车
地址，由SANYO控制。
描述或此处包含的任何及所有SANYO产品没有特定网络连接的阳离子，能够处理
适用于要求极高的可靠性，如生命支持系统，飞机的
控制系统或其他应用程序的故障可合理预期会导致严重的
物理和/或财产损失。使用前，用您的SANYO代表咨询离您最近的
描述或在此类应用中所包含的所有三洋的产品。
三洋承担所造成的产品使用AT值的设备故障不承担责任的原则
超越，即使是瞬间，额定数值（例如最大额定值，工作环境范围或其他
在产品规格中列出的所有参数）和所有SANYO产品描述或包含
在本文中。
三洋电机有限公司。半导体公司
东京办事处东京大厦。 ， 1-10 ， 1丁目，上野，台东区，东京， 110-8534 JAPAN
12100RM （ OT ）第6166-1 / 33
0.1
0.5
1.7max
1.25
LC72710W ， 72710LW
特定网络阳离子
绝对最大额定值
在TA = + 25 ° C，V
SS
= 0 V项中括号参考LC72710LW 。
参数
最大电源电压
输入电压
符号
V
DD
V
IN
(1)
V
IN
(2)
V
OUT
(1)
V
OUT
(2)
I
OUT
(1)
I
OUT
(2)
I
TTL
PDMAX
TOPR
TSTG
A0 / CL ， A1 / CE ， A2 / DI ， RST ， STNBY
销比V等
IN
(1)
DO
销比V等
OUT
(1)
INT ， RDY ， DREQ和D0到D15
销比我其他
OUT
(1)
总为所有输出管脚
Ta
≤
+85°C
条件
评级
（ -0.3至+5.5 ） -0.3到+7.0
-0.3到+7.0
-0.3到V
DD
+ 0.3
-0.3到+7.0
-0.3到V
DD
+ 0.3
0 4.0
0-2.0
20
200
-40至+85
-55到+125
单位
V
V
V
V
V
mA
mA
mA
mW
°C
°C
输出电压
输出电流
允许的输出电流（总）
允许功耗
工作温度
储存温度
[LC72710W]
允许的工作范围
在Ta = -40+ 85°C ，V
SS
= 0 V
参数
电源电压
高电平输入电压
符号
V
DD
V
IH
1
V
IH
2
V
IL
1
V
IL
2
FOSC
VXI
VMPX
t
CL
t
CH
t
SU
t
HD
t
EL
t
ES
t
EH
t
LC
t
DDO
t
CRC
A0 / CL ， A1 / CE ， A2 / DI ， RST ， STNBY
DACK ， WR ， RD ， CS ， SP ， BUSWD ， A3 ， IOCNT1 ， IOCNT2
管脚，其V
IH
1适用
管脚，其V
IH
2适用
该IC工作在± 250 ppm的频率精度
与正弦波输入到X
IN
，电容耦合，
V
DD
= +4.5至+5.5 V
用100 ％调制的复合信号输入到
MP
XIN
, V
DD
= +4.5至+5.5 V
A0/CL
A0/CL
A0 / CL ， A2 / DI
A0 / CL ， A2 / DI
A0 / CL ， A1 / CE
A0 / CL ， A1 / CE
A0 / CL ， A1 / CE
A1/CE
DO ， A0 / CL
CRC4 ， A0 / CL
277
400
150
0.7
0.7
0.7
0.7
0.7
0.7
0.7
0.7
555
0.7
条件
评级
民
4.5
0.7 V
DD
0.7 V
DD
V
SS
V
SS
7.2
1500
400
典型值
最大
5.5
5.5
V
DD
0.3 V
DD
0.3 V
DD
单位
V
V
V
V
V
兆赫
毫伏有效值
毫伏有效值
s
s
s
s
s
s
s
s
ns
s
低电平输入电压
振荡器频率
X
IN
输入灵敏度
输入幅度
时钟低层次阶段
时钟高电平期间
数据建立时间
串行I / O
数据保持时间
CE等待时间
CE建立时间
CE保持时间
数据锁存器更改时间
数据输出时间
CRC4更改时间
第6166-2 / 33
LC72710W ， 72710LW
[LC72710W]
允许经营范围：并行接口
在Ta = -40+ 85°C ，V
SS
= 0 V
参数
地址RD设置
RD到地址保持
RD低电平宽度
RD低电平宽度（ RDY时使用）
RD周期的等待
RDY宽度（寄存器读）
RD数据保持
地址来设置WR
WR到地址保持
并行I / O
WR周期的等待
WR低电平宽度
WR数据保持
RDY输出延迟
校正的输出RD宽度
校正的输出RD宽度
（ RDY时使用）
RDY宽度（校正输出读）
DACK到DREQ延迟
DMA周期的等待
RD低电平宽度（ DMA ）
注意事项：
符号
t
SARD
t
HARD
t
WRDL
1
t
WRDL
2
t
CYRD
t
WRDY
t
RDH
t
Sawr节
t
的Hawr
t
CYWR
t
WWRL
t
WDH
t
DRDY
t
WDRD
1
t
WDRD
2
t
WDRDY
t
DREQ
t
CYDM
t
WRDM
条件
A0 / CL ， A1 / CE ， A2 / DI ， A3 ， RD
A0 / CL ， A1 / CE ， A2 / DI ， A3 ， RD ，T
WRDL
→250
ns
RD
RD
A0 / CL ， A1 / CE ， A2 / DI ， A3 ， RD
RDY
RD ， DATn
A0 / CL ， A1 / CE ， A2 / DI ， A3 ， WR
A0 / CL ， A1 / CE ， A2 / DI ， A3 ， WR
A0 / CL ， A1 / CE ， A2 / DI ， A3 ， WR
WR
WR ， DATn
RD ， RDY
RD （ BUSWD = L 8比特）
RD （ BUSWD = H 16位）
RD （ BUSWD = L 8比特）
RD （ BUSWD = H 16位）
RDY （ BUSWD = L 8比特）
RDY （ （ BUSWD = H 16位）
DREQ ， DACK
RD ， DREQ
RD
300
评级
民
20
–20
250
100
150
60
0
20
20
150
200
0
0
300
540
100
300
60
300
300
540
210
490
260
420
30
210
250
典型值
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
应用程序的设计必须考虑中的RDY信号输出延迟考虑在内的话中的RDY信号被用作CPU总线等待信号。
当RDY信号时所使用的， “RD低电平宽度”和“修正的输出RD宽度”的值表示的基本定时（不包括等待
时间）设置为CPU总线。
若RDY信号时没有被使用， （即，如果没有插入等待状态）在RD低电平宽度的值将是250毫微秒（最小） 。
第6166-3 / 33
LC72710W ， 72710LW
[LC72710LW]
允许的工作范围
在Ta = -40+ 85°C ，V
SS
= 0 V
参数
电源电压
高电平输入电压
符号
V
DD
V
IH
1
V
IH
2
V
IL
1
V
IL
2
FOSC
VXI
VMPX1
输入幅度
VMPX2
时钟低层次阶段
时钟高电平期间
数据建立时间
串行I / O
数据保持时间
CE等待时间
CE建立时间
CE保持时间
数据锁存器更改时间
数据输出时间
CRC4更改时间
t
CL
t
CH
t
SU
t
HD
t
EL
t
ES
t
EH
t
LC
t
DDO
t
CRC
A0 / CL ， A1 / CE ， A2 / DI ， RST ， STNBY
DACK ， WR ， RD ， CS ， SP ， BUSWD ， A3 ， IOCNT1 ， IOCNT2
管脚，其V
IH
1适用
管脚，其V
IH
2适用
该IC工作在± 250 ppm的频率精度
与正弦波输入到X
IN
，电容耦合。
V
DD
= +2.7至+3.6 V
用100 ％调制的复合信号输入到
MP
XIN
. V
DD
= +3.3 V
用100 ％调制的复合信号输入到
MP
XIN
. V
DD
= +2.7 V
A0/CL
A0/CL
A0 / CL ， A2 / DI
A0 / CL ， A2 / DI
A0 / CL ， A1 / CE
A0 / CL ， A1 / CE
A0 / CL ， A1 / CE
A1/CE
DO ， A0 / CL
CRC4 ， A0 / CL
277
400
120
120
0.7
0.7
0.7
0.7
0.7
0.7
0.7
0.7
555
0.7
条件
评级
民
2.7
0.7 V
DD
0.7 V
DD
V
SS
V
SS
7.2
900
350
180
典型值
最大
3.6
5.5
V
DD
0.3 V
DD
0.3 V
DD
单位
V
V
V
V
V
兆赫
毫伏有效值
毫伏有效值
毫伏有效值
s
s
s
s
s
s
s
s
ns
s
低电平输入电压
振荡器频率
X
IN
输入灵敏度
第6166-4 / 33
LC72710W ， 72710LW
[LC72710LW]
允许经营范围：并行接口
在Ta = -40+ 85°C ，V
SS
= 0 V
参数
地址RD设置
RD到地址保持
RD低电平宽度
RD低电平宽度（ RDY时使用）
RD周期的等待
RDY宽度（寄存器读）
RD数据保持
地址来设置WR
WR到地址保持
并行I / O
WR周期的等待
WR低电平宽度
WR数据保持
RDY输出延迟
校正的输出RD宽度
校正的输出RD宽度
（ RDY时使用）
RDY宽度（校正输出读）
DACK到DREQ延迟
DMA周期的等待
RD低电平宽度（ DMA ）
注意事项：
符号
t
SARD
t
HARD
t
WRDL
1
t
WRDL
2
t
CYRD
t
WRDY
t
RDH
t
Sawr节
t
的Hawr
t
CYWR
t
WWRL
t
WDH
t
DRDY
t
WDRD
1
t
WDRD
2
t
WDRDY
t
DREQ
t
CYDM
t
WRDM
条件
A0 / CL ， A1 / CE ， A2 / DI ， A3 ， RD
A0 / CL ， A1 / CE ， A2 / DI ， A3 ， RD ，T
WRDL
→250
ns
RD
RD
A0 / CL ， A1 / CE ， A2 / DI ， A3 ， RD
RDY
RD ， DATn
A0 / CL ， A1 / CE ， A2 / DI ， A3 ， WR
A0 / CL ， A1 / CE ， A2 / DI ， A3 ， WR
A0 / CL ， A1 / CE ， A2 / DI ， A3 ， WR
WR
WR ， DATn
RD ， RDY
RD （ BUSWD = L 8比特）
RD （ BUSWD = H 16位）
RD （ BUSWD = L 8比特）
RD （ BUSWD = H 16位）
RDY （ BUSWD = L 8比特）
RDY （ （ BUSWD = H 16位）
DREQ ， DACK
RD ， DREQ
RD
300
评级
民
20
–20
280
100
150
60
0
20
20
150
200
0
0
300
540
100
300
60
300
300
540
230
490
260
420
50
230
280
典型值
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
应用程序的设计必须考虑中的RDY信号输出延迟考虑在内的话中的RDY信号被用作CPU总线等待信号。
当RDY信号时所使用的， “RD低电平宽度”和“修正的输出RD宽度”的值表示的基本定时（不包括等待
时间）设置为CPU总线。
若RDY信号时没有被使用， （即，如果没有插入等待状态）的“RD低电平宽度”的值将是280毫微秒（最小） 。
第6166-5 / 33
QQ：2881677436 复制
