【KM4132G271BCMOS SGRAM8Mbit的SGRAM128K X 32位×2组同步图形R】,IC型号KM4132G271BQR-10,KM4132G271BQR-10 PDF资料,KM4132G271BQR-10经销商,ic,电子元器件-51电子网

KM4132G271B

CMOS SGRAM

8Mbit的SGRAM

128K X 32位×2组

同步图形RAM

LVTTL

修订版2.4

1998年5月

三星电子公司保留更改产品或规格，恕不另行通知。

-1-

修订版2.4 （ 1998年5月）

KM4132G271B

修订历史

版本2.4 （ 1998年5月）

增加KM4132G271B - 7产品（ 143MHz下@ CL = 3 ）。

CMOS SGRAM

版本2.3 （ 1998年3月）

增加反式包

ODERING信息和引脚配置。

删除KM4132G271B -H / 12产品（ -H ：为100MHz @ CL = 2 ， -12 ： 83MHz的@ CL = 3 ）。

将在ICC1 ， ICC3N ， ICC4 ， ICC5 ， ICC6 ， ICC7的当前值

直流特性。

更改TSAC 6至6.5 @ 125MHz的， TSS 2至2.5 @ 125MHz的中

AC参数

.

删除一个页面，包括

频率主场迎战AC参数关系表。

版本2.1 （ 1997年11月）

改变的TQFP封装的高度，从1.4mmMAX到1.2mmMax在

封装尺寸。

版本2.0 （ 1997年10月）

加入-H像素合并（ 100MHz时@ CL = 2）。

在改变了一些值

直流特性。

在改变了一些值

AC参数

（ TSAC / POH / tSHZ /激进党/ tRC的/ TBPL / tBWC等）。

AC参数

.

在改变了一些值

频率主场迎战AC参数关系表。

添加的封装类型描述（ PQFP ， TQFP ）的

封装尺寸。

去掉一个交流参数， TBAL （块写入数据到主动指令周期）的

-2-

修订版2.4 （ 1998年5月）

KM4132G271B

128K X 32位×2组同步图形RAM

特点

JEDEC标准的3.3V电源

LVTTL与复用地址兼容

双组/脉冲RAS

MRS周期与解决关键程序

- 。 CAS延迟（ 2,3）

- 。突发长度（1， 2，4， 8 &全页）

- 。突发类型（顺序&交错）

所有的输入进行采样的正边沿

系统时钟

突发读取单位写操作

DQM 0-3字节屏蔽

自动&自我刷新

16ms的刷新周期（ 1K循环）

100引脚PQFP ， TQFP （ 14 ×20 MM）

反向类型封装提供了最好的信号路由

CMOS SGRAM

概述

该KM4132G271B为8,388,608比特同步高速数据

率动态RAM组织为2× 131,072字32位，

制造与三星的高性能CMOS技

术。同步设计允许与精确的周期控制

使用系统时钟。 I / O事务处理可在每

时钟周期。工作频率范围，可编程

突发长度和可编程延迟允许相同

装置可用于各种高带宽，高perfor-的有用

曼斯存储器系统的应用程序。

写每比特和8列阻止写入性能提高

图形系统。

订购信息

产品型号

KM4132G271BQ(R)-7

KM4132G271BQ(R)-8

KM4132G271BQ(R)-10

KM4132G271BTQ(R)-7

KM4132G271BTQ(R)-8

KM4132G271BTQ(R)-10

最大频率。

143MHz

125MHz

100MHz

143MHz

125MHz

100MHz

LVTTL

100 TQFP

LVTTL

100 PQFP

接口

包

图形功能

SMRS周期。

- 。负载屏蔽寄存器

- 。负载套色

写每比特（老蒙）

块写（ 8列）

* G271BQR ＃ / G271BTQR ＃：反转类型封装

功能框图

DQMi

块

写

控制

逻辑

CLK

CKE

CS

面膜

写

面膜

注册

颜色

注册

输入缓冲器

控制

逻辑

MUX

COLUMN

面膜

DQMi

DQI

(i=0~31)

注册时间

RAS

CAS

WE

DSF

DQMi

128Kx32

CELL

ARRAY

128Kx32

CELL

ARRAY

排Decorder

银行的选择

串行

计数器

列地址

卜FF器

行地址

卜FF器

刷新

计数器

地址寄存器

时钟地址（A

0

~A

9

)

-3-

输出缓冲器

潜伏期&

突发长度

程序设计

注册

COLUMN

decorder

SENSE

扩音器

修订版2.4 （ 1998年5月）

正激式

反向型

KM4132G271B

引脚配置

（ TOP VIEW ）

DQ2

V

SSQ

DQ1

DQ0

V

DD

N.C

V

SS

DQ31

DQ30

V

SSQ

DQ29

V

SSQ

DQ30

DQ31

V

SS

N.C

V

DD

DQ0

DQ1

V

SSQ

DQ2

81

82

83

84

85

86

87

88

89

90

91

92

93

94

95

96

97

98

99

100

99

98

97

96

95

94

93

92

91

90

89

88

87

86

85

84

83

82

81

100引脚QFP

反向型

20 x 14

§±

0.65

§

引脚间距

100引脚QFP

正激式

20 x 14

§±

0.65

§

引脚间距

-4-

DQ28

VDDQ

DQ27

DQ26

V

SSQ

DQ25

DQ24

V

DDQ

DQ15

DQ14

V

SSQ

DQ13

DQ12

V

DDQ

V

SS

V

DD

DQ11

DQ10

V

SSQ

DQ9

DQ8

V

DDQ

N.C

DQM3

DQM1

CLK

CKE

DSF

N.C

A

8

50

49

48

47

46

45

44

43

42

41

40

39

38

37

36

35

34

33

32

31

80

79

78

77

76

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

DQ3

V

DDQ

DQ4

DQ5

V

SSQ

DQ6

DQ7

V

DDQ

DQ16

DQ17

V

SSQ

DQ18

DQ19

V

DDQ

V

DD

V

SS

DQ20

DQ21

V

SSQ

DQ22

DQ23

V

DDQ

DQM0

DQM2

WE

CAS

RAS

CS

BA （A

9

)

N.C

80

79

78

77

76

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

DQ3

V

DDQ

DQ4

DQ5

V

SSQ

DQ6

DQ7

V

DDQ

DQ16

DQ17

V

SSQ

DQ18

DQ19

V

DDQ

V

DD

V

SS

DQ20

DQ21

V

SSQ

DQ22

DQ23

V

DDQ

DQM0

DQM2

WE

CAS

RAS

CS

BA （A

9

)

N.C

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

DQ28

VDDQ

DQ27

DQ26

V

SSQ

DQ25

DQ24

V

DDQ

DQ15

DQ14

V

SSQ

DQ13

DQ12

V

DDQ

V

SS

V

DD

DQ11

DQ10

V

SSQ

DQ9

DQ8

V

DDQ

N.C

DQM3

DQM1

CLK

CKE

DSF

N.C

A

8

31

32

33

34

35

36

37

38

39

40

41

42

43

44

45

46

47

48

49

50

A

7

A

6

A

5

A

4

V

SS

N.C

V

DD

A

3

A

2

A

1

A

0

A

0

A

1

A

2

A

3

V

DD

N.C

V

SS

A

4

A

5

A

6

A

7

修订版2.4 （ 1998年5月）

CMOS SGRAM

KM4132G271B

引脚配置说明

针

CLK

CS

名字

系统时钟

芯片选择

输入功能

活跃在正边沿采样所有输入。

CMOS SGRAM

禁用或启用的设备操作，除了用屏蔽或使所有输入

CLK ， CKE和DQMi

面罩系统时钟从下一个时钟周期冻结操作。

CKE应该启用至少一个时钟+吨

SS

之前的新命令。

禁止输入缓冲器的电源关闭待机。

行/列地址被复用在相同的针。

行地址： RA

0

RA

8

，列地址： CA

0

CA

7

选择bank中的行地址锁存器的时间被激活。

在列地址锁存器时选择的读/写的银行。

锁存器与RAS低CLK的正边沿行地址。

让行存取&预充电。

闩锁与中科院低CLK的正边沿列地址。

启用列的访问。

允许写操作和行预充电。

使得数据输出高阻，T

SHZ

后的时钟和掩模的输出。

块中的数据输入时， DQM活跃。（字节掩码）

数据输入/输出复用在相同的针。

使每比特，块写入和特殊模式寄存器组写。

电源： + 3.3V ± 0.3V /地面

提供隔离的电源/地来的DQ ，以提高抗噪声能力。

CKE

时钟

启用

A

0

~ A

8

A

9

（ BA ）

RAS

CAS

WE

DQMi

DQI

DSF

V

DD

/V

SS

V

DDQ

/V

SSQ

N.C

地址

银行选择地址

行地址选通

列地址选通

写使能

数据输入/输出面膜

数据输入/输出

定义特殊功能

电源/接地

数据输出电源/接地

无连接

-5-

修订版2.4 （ 1998年5月）

KM4132G271B

CMOS SGRAM

8Mbit的SGRAM

128K X 32位×2组

同步图形RAM

LVTTL

修订版2.4

1998年5月

三星电子公司保留更改产品或规格，恕不另行通知。

-1-

修订版2.4 （ 1998年5月）

KM4132G271B

修订历史

版本2.4 （ 1998年5月）

增加KM4132G271B - 7产品（ 143MHz下@ CL = 3 ）。

CMOS SGRAM

版本2.3 （ 1998年3月）

增加反式包

ODERING信息和引脚配置。

删除KM4132G271B -H / 12产品（ -H ：为100MHz @ CL = 2 ， -12 ： 83MHz的@ CL = 3 ）。

将在ICC1 ， ICC3N ， ICC4 ， ICC5 ， ICC6 ， ICC7的当前值

直流特性。

更改TSAC 6至6.5 @ 125MHz的， TSS 2至2.5 @ 125MHz的中

AC参数

.

删除一个页面，包括

频率主场迎战AC参数关系表。

版本2.1 （ 1997年11月）

改变的TQFP封装的高度，从1.4mmMAX到1.2mmMax在

封装尺寸。

版本2.0 （ 1997年10月）

加入-H像素合并（ 100MHz时@ CL = 2）。

在改变了一些值

直流特性。

在改变了一些值

AC参数

（ TSAC / POH / tSHZ /激进党/ tRC的/ TBPL / tBWC等）。

AC参数

.

在改变了一些值

频率主场迎战AC参数关系表。

添加的封装类型描述（ PQFP ， TQFP ）的

封装尺寸。

去掉一个交流参数， TBAL （块写入数据到主动指令周期）的

-2-

修订版2.4 （ 1998年5月）

KM4132G271B

128K X 32位×2组同步图形RAM

特点

JEDEC标准的3.3V电源

LVTTL与复用地址兼容

双组/脉冲RAS

MRS周期与解决关键程序

- 。 CAS延迟（ 2,3）

- 。突发长度（1， 2，4， 8 &全页）

- 。突发类型（顺序&交错）

所有的输入进行采样的正边沿

系统时钟

突发读取单位写操作

DQM 0-3字节屏蔽

自动&自我刷新

16ms的刷新周期（ 1K循环）

100引脚PQFP ， TQFP （ 14 ×20 MM）

反向类型封装提供了最好的信号路由

CMOS SGRAM

概述

该KM4132G271B为8,388,608比特同步高速数据

率动态RAM组织为2× 131,072字32位，

制造与三星的高性能CMOS技

术。同步设计允许与精确的周期控制

使用系统时钟。 I / O事务处理可在每

时钟周期。工作频率范围，可编程

突发长度和可编程延迟允许相同

装置可用于各种高带宽，高perfor-的有用

曼斯存储器系统的应用程序。

写每比特和8列阻止写入性能提高

图形系统。

订购信息

产品型号

KM4132G271BQ(R)-7

KM4132G271BQ(R)-8

KM4132G271BQ(R)-10

KM4132G271BTQ(R)-7

KM4132G271BTQ(R)-8

KM4132G271BTQ(R)-10

最大频率。

143MHz

125MHz

100MHz

143MHz

125MHz

100MHz

LVTTL

100 TQFP

LVTTL

100 PQFP

接口

包

图形功能

SMRS周期。

- 。负载屏蔽寄存器

- 。负载套色

写每比特（老蒙）

块写（ 8列）

* G271BQR ＃ / G271BTQR ＃：反转类型封装

功能框图

DQMi

块

写

控制

逻辑

CLK

CKE

CS

面膜

写

面膜

注册

颜色

注册

输入缓冲器

控制

逻辑

MUX

COLUMN

面膜

DQMi

DQI

(i=0~31)

注册时间

RAS

CAS

WE

DSF

DQMi

128Kx32

CELL

ARRAY

128Kx32

CELL

ARRAY

排Decorder

银行的选择

串行

计数器

列地址

卜FF器

行地址

卜FF器

刷新

计数器

地址寄存器

时钟地址（A

0

~A

9

)

-3-

输出缓冲器

潜伏期&

突发长度

程序设计

注册

COLUMN

decorder

SENSE

扩音器

修订版2.4 （ 1998年5月）

正激式

反向型

KM4132G271B

引脚配置

（ TOP VIEW ）

DQ2

V

SSQ

DQ1

DQ0

V

DD

N.C

V

SS

DQ31

DQ30

V

SSQ

DQ29

V

SSQ

DQ30

DQ31

V

SS

N.C

V

DD

DQ0

DQ1

V

SSQ

DQ2

81

82

83

84

85

86

87

88

89

90

91

92

93

94

95

96

97

98

99

100

99

98

97

96

95

94

93

92

91

90

89

88

87

86

85

84

83

82

81

100引脚QFP

反向型

20 x 14

§±

0.65

§

引脚间距

100引脚QFP

正激式

20 x 14

§±

0.65

§

引脚间距

-4-

DQ28

VDDQ

DQ27

DQ26

V

SSQ

DQ25

DQ24

V

DDQ

DQ15

DQ14

V

SSQ

DQ13

DQ12

V

DDQ

V

SS

V

DD

DQ11

DQ10

V

SSQ

DQ9

DQ8

V

DDQ

N.C

DQM3

DQM1

CLK

CKE

DSF

N.C

A

8

50

49

48

47

46

45

44

43

42

41

40

39

38

37

36

35

34

33

32

31

80

79

78

77

76

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

DQ3

V

DDQ

DQ4

DQ5

V

SSQ

DQ6

DQ7

V

DDQ

DQ16

DQ17

V

SSQ

DQ18

DQ19

V

DDQ

V

DD

V

SS

DQ20

DQ21

V

SSQ

DQ22

DQ23

V

DDQ

DQM0

DQM2

WE

CAS

RAS

CS

BA （A

9

)

N.C

80

79

78

77

76

75

74

73

72

71

70

69

68

67

66

65

64

63

62

61

60

59

58

57

56

55

54

53

52

51

DQ3

V

DDQ

DQ4

DQ5

V

SSQ

DQ6

DQ7

V

DDQ

DQ16

DQ17

V

SSQ

DQ18

DQ19

V

DDQ

V

DD

V

SS

DQ20

DQ21

V

SSQ

DQ22

DQ23

V

DDQ

DQM0

DQM2

WE

CAS

RAS

CS

BA （A

9

)

N.C

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

DQ28

VDDQ

DQ27

DQ26

V

SSQ

DQ25

DQ24

V

DDQ

DQ15

DQ14

V

SSQ

DQ13

DQ12

V

DDQ

V

SS

V

DD

DQ11

DQ10

V

SSQ

DQ9

DQ8

V

DDQ

N.C

DQM3

DQM1

CLK

CKE

DSF

N.C

A

8

31

32

33

34

35

36

37

38

39

40

41

42

43

44

45

46

47

48

49

50

A

7

A

6

A

5

A

4

V

SS

N.C

V

DD

A

3

A

2

A

1

A

0

A

0

A

1

A

2

A

3

V

DD

N.C

V

SS

A

4

A

5

A

6

A

7

修订版2.4 （ 1998年5月）

CMOS SGRAM

KM4132G271B

引脚配置说明

针

CLK

CS

名字

系统时钟

芯片选择

输入功能

活跃在正边沿采样所有输入。

CMOS SGRAM

禁用或启用的设备操作，除了用屏蔽或使所有输入

CLK ， CKE和DQMi

面罩系统时钟从下一个时钟周期冻结操作。

CKE应该启用至少一个时钟+吨

SS

之前的新命令。

禁止输入缓冲器的电源关闭待机。

行/列地址被复用在相同的针。

行地址： RA

0

RA

8

，列地址： CA

0

CA

7

选择bank中的行地址锁存器的时间被激活。

在列地址锁存器时选择的读/写的银行。

锁存器与RAS低CLK的正边沿行地址。

让行存取&预充电。

闩锁与中科院低CLK的正边沿列地址。

启用列的访问。

允许写操作和行预充电。

使得数据输出高阻，T

SHZ

后的时钟和掩模的输出。

块中的数据输入时， DQM活跃。（字节掩码）

数据输入/输出复用在相同的针。

使每比特，块写入和特殊模式寄存器组写。

电源： + 3.3V ± 0.3V /地面

提供隔离的电源/地来的DQ ，以提高抗噪声能力。

CKE

时钟

启用

A

0

~ A

8

A

9

（ BA ）

RAS

CAS

WE

DQMi

DQI

DSF

V

DD

/V

SS

V

DDQ

/V

SSQ

N.C

地址

银行选择地址

行地址选通

列地址选通

写使能

数据输入/输出面膜

数据输入/输出

定义特殊功能

电源/接地

数据输出电源/接地

无连接

-5-

修订版2.4 （ 1998年5月）