KM29W040AT ， KM29W040AIT
文档标题
512K ×8位NAND闪存
FL灰内存
修订历史
修订历史号
0.0
1.0
1.1
首次发行。
1 ）改变工作电压2.7V 5.5V
→
3.0V ~ 5.5V
数据表1999
1 ）增加了CE不要'的数据加载和读期间护理模式
t
草案日期
1998年4月10日
1998年7月14日
1999年4月10日
备注
初步
最终科幻
最终科幻
所附的说明书准备和批准三星电子。 SAMSUNG ELECTRONICS CO 。 ， LTD 。保留权利
改变规格。三星电子将评估和回复您的要求和有关设备的问题。如果你有
有任何疑问，请联系三星分支机构靠近你。
1
KM29W040AT ， KM29W040AIT
512K ×8位NAND闪存
特点
电源电压： 3.0V 5.5V
组织
- 存储单元阵列： 512K ×8
- 数据寄存器
： 32 ×8位
自动编程和擦除（典型值）
- 框架计划： 32字节在500微秒
- 块擦除： 4K字节在6ms的
32字节帧读操作
- 随机存取：为15μs （最大）
- 串行帧访问： 120ns的（最小）
命令/地址/数据多路复用I / O端口
低工作电流（典型值）
- 10μA待机电流
- 10毫安读/编程/擦除电流
可靠的CMOS浮栅技术
- 耐力： 100K编程/擦除周期
44 （ 40 ） - 引脚TSOP II型（ 400mil / 0.8 mm间距）
FL灰内存
概述
该KM29W040A是512Kx8bit NAND闪存。其
NAND单元结构提供了最具有成本效益的解决方案
对于数码录音。编程操作方案
在典型的500μs的32字节帧和擦除操作擦除
在通常6ms的一个4K字节的块。在一帧中的数据可以被读
出在120ns的/字节一个突发周期率。在I / O引脚作为
对地址和数据输入/输出以及为的COM端口
命令的输入。片上写控制器自动化亲
克和擦除操作，包括编程或擦除脉冲
如有需要，而且重复进行内部核查
单元格数据。
该KM29W040A是闪存的最佳解决方案
应用程序，它不要求高的性能水平或
大密度的闪存容量。这些应用程序
包括数据存储在数字电话接听
设备（ TAD）和其他消费应用要求
语音数据的存储。
引脚配置
引脚说明
引脚名称
I / O
0
- I / O
7
CLE
引脚功能
数据输入/输出
命令锁存使能
地址锁存使能
芯片使能
读使能
写使能
写保护
输入地
READY / BUSY输出
动力
地
无连接
VSS
CLE
ALE
WE
WP
N.C
N.C
N.C
N.C
N.C
N.C
N.C
N.C
N.C
N.C
I/O0
I/O1
I/O2
I/O3
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
VCC
CE
RE
R / B
GND
N.C
N.C
N.C
N.C
N.C
ALE
CE
RE
WE
WP
GND
N.C
N.C
N.C
N.C
N.C
I/O7
I/O6
I/O5
I/O4
VCC
R / B
V
CC
V
SS
N.C
44 （40）， TSOP （II）的
记
：将所有V
CC
和V
SS
每个设备共用电源输出的引脚。
不要让V
CC,
V
SS
或GND输入端断开。
2
KM29W040AT ， KM29W040AIT
图1.功能框图
A
7
- A
18
X -缓冲器
锁存器
&解码器
Y型缓冲器
锁存器
&解码器
FL灰内存
4M位
NAND闪存阵列
32字节X 4frame X 4096row
A
0
- A
6
页寄存器& S / A
命令
命令
注册
Y型GATING
I / O缓冲器&锁存器
CE
RE
WE
控制逻辑
&高压
发电机
I / O
0
全球缓冲区
I / O
7
CLE ALE WP
图2.阵列组织
好块
1Block(32Row)
（ 4K字节）
第1块（ 4KB ）
1帧= 32字节
1行= 4张= 128字节
1块= 32行= 4K字节
1设备= 32B X 4frames X 32rows X 128blocks
= 4Mbits
8位
128字节列
4M ： 4K行
（ = 128块）
1
2
3
4
帧注册
32字节
I / O
0
- I / O
7
I / O
0
第一个周期
第二个周期
第三轮
A
0
A
8
A
16
I / O
1
A
1
A
9
A
17
I / O
2
A
2
A
10
A
18
I / O
3
A
3
A
11
X*
(1)
I / O
4
A
4
A
12
X*
I / O
5
A
5
A
13
X*
I / O
6
A
6
A
14
*X
I / O
7
A
7
A
15
*X
列地址（A
0
-A
4
)
帧地址（A
5
-A
6
)
行地址（A
7
-A
11
)
块地址（A
12
-A
18
)
记
： *（1） ： X可以是V
IL
或V
IH
3
KM29W040AT ， KM29W040AIT
产品介绍
FL灰内存
该KM29W040A是1024列组织为4096行的4M位的内存。 256位数据寄存器连接到存储器单元
阵列中读出的帧和帧的程序的操作容纳寄存器和所述单元阵列之间的数据传输。该
存储器阵列组成，其中8个细胞串联连接单元的NAND结构。
每个8细胞的驻留在不同的行中。一个块由32行，共4096单元NAND每个8位的结构。该
阵列的组织示于图2中的程序和读出操作是在一帧的基础上执行的，而擦除操作
以块为基础执行。存储器阵列由128分别可擦除4K字节的块。
该KM29W040A具有复用为8个I / O引脚地址。此方案不仅减少了引脚数量，但允许系统升级
通过保持系统电路板设计的一致性更高密度的闪存。命令，地址和数据都被写入
通过I / O的通过将WE低，而CE为低。数据锁定在WE的上升沿。命令锁存使能（ CLE ）和
地址锁存使能（ ALE ）用于复分别命令和地址，通过I / O引脚。所有命令都需要一个
总线周期除外块擦除命令，它需要两个周期。对于字节级寻址， 512K字节的物理空间
需要一个19位地址，低行地址和高的行地址。读取帧和帧程序要求相同的三个地址
周期由指令输入以下。在块擦除操作中，但是，仅在两个行地址周期是必需的。
设备操作都通过写入特定的命令到命令寄存器选择。表1定义的特定命令
该KM29W040A 。
表1.命令集
功能
读
RESET
框架计划
块擦除
状态读
读取ID
1日。周期
00h
FFH
80h
60h
70h
90h
第2位。周期
-
-
10h
D0h
-
-
O
O
在繁忙接受命令
4
KM29W040AT ， KM29W040AIT
引脚说明
命令锁存使能（ CLE ）
FL灰内存
在CLE输入控制用于发送到命令寄存器的命令的路径激活。当高电平有效，命令锁存
入命令寄存器通过上WE信号的上升沿，在I / O端口。
地址锁存使能（ ALE ）
在ALE输入控制用于地址和输入数据的路径激活到内部地址/数据寄存器。地址锁存
当ALE为低电平WE与ALE高，并且输入数据的上升沿被锁存。
芯片使能（ CE ）
行政长官输入设备选择控制。当CE变高的读出操作期间，设备将返回到待机模式。
然而，当设备处于忙状态期间的编程或擦除，CE高将被忽略，并且所述设备没有返回到
待机模式。
写使能（ WE）
在WE输入控制写入到I / O端口。命令，地址和数据被锁存，在WE脉冲的上升沿。
读使能（ RE ）
对RE输入是串行数据输出控制，并且当有源驱动器中的数据到I / O总线。数据是有效的吨
REA
下降沿之后
RE的这也加一内部列地址计数器。
I / O端口： I / O
0
- I / O
7
在I / O引脚在读操作期间用于输入命令，地址和数据，并输出数据。在I / O引脚浮到高阻
当芯片被释放或当输出被禁止。
写保护（ WP ）
WP引脚提供了在电源转换无意的写/擦除保护。内置高压发生器复位时，
WP引脚为低电平有效。
就绪/忙（ R / B）
中的R / B输出指示设备操作的状态。当低，则表明一编程，擦除或随机读操作是
在过程中和完成后返回高电平状态。这是一个开漏输出，不浮到高阻状态时，芯片
被取消或输出被禁止。
5
KM29W040AT ， KM29W040AIT
文档标题
512K ×8位NAND闪存
FL灰内存
修订历史
修订历史号
0.0
1.0
1.1
首次发行。
1 ）改变工作电压2.7V 5.5V
→
3.0V ~ 5.5V
数据表1999
1 ）增加了CE不要'的数据加载和读期间护理模式
t
草案日期
1998年4月10日
1998年7月14日
1999年4月10日
备注
初步
最终科幻
最终科幻
所附的说明书准备和批准三星电子。 SAMSUNG ELECTRONICS CO 。 ， LTD 。保留权利
改变规格。三星电子将评估和回复您的要求和有关设备的问题。如果你有
有任何疑问，请联系三星分支机构靠近你。
1
KM29W040AT ， KM29W040AIT
512K ×8位NAND闪存
特点
电源电压： 3.0V 5.5V
组织
- 存储单元阵列： 512K ×8
- 数据寄存器
： 32 ×8位
自动编程和擦除（典型值）
- 框架计划： 32字节在500微秒
- 块擦除： 4K字节在6ms的
32字节帧读操作
- 随机存取：为15μs （最大）
- 串行帧访问： 120ns的（最小）
命令/地址/数据多路复用I / O端口
低工作电流（典型值）
- 10μA待机电流
- 10毫安读/编程/擦除电流
可靠的CMOS浮栅技术
- 耐力： 100K编程/擦除周期
44 （ 40 ） - 引脚TSOP II型（ 400mil / 0.8 mm间距）
FL灰内存
概述
该KM29W040A是512Kx8bit NAND闪存。其
NAND单元结构提供了最具有成本效益的解决方案
对于数码录音。编程操作方案
在典型的500μs的32字节帧和擦除操作擦除
在通常6ms的一个4K字节的块。在一帧中的数据可以被读
出在120ns的/字节一个突发周期率。在I / O引脚作为
对地址和数据输入/输出以及为的COM端口
命令的输入。片上写控制器自动化亲
克和擦除操作，包括编程或擦除脉冲
如有需要，而且重复进行内部核查
单元格数据。
该KM29W040A是闪存的最佳解决方案
应用程序，它不要求高的性能水平或
大密度的闪存容量。这些应用程序
包括数据存储在数字电话接听
设备（ TAD）和其他消费应用要求
语音数据的存储。
引脚配置
引脚说明
引脚名称
I / O
0
- I / O
7
CLE
引脚功能
数据输入/输出
命令锁存使能
地址锁存使能
芯片使能
读使能
写使能
写保护
输入地
READY / BUSY输出
动力
地
无连接
VSS
CLE
ALE
WE
WP
N.C
N.C
N.C
N.C
N.C
N.C
N.C
N.C
N.C
N.C
I/O0
I/O1
I/O2
I/O3
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
VCC
CE
RE
R / B
GND
N.C
N.C
N.C
N.C
N.C
ALE
CE
RE
WE
WP
GND
N.C
N.C
N.C
N.C
N.C
I/O7
I/O6
I/O5
I/O4
VCC
R / B
V
CC
V
SS
N.C
44 （40）， TSOP （II）的
记
：将所有V
CC
和V
SS
每个设备共用电源输出的引脚。
不要让V
CC,
V
SS
或GND输入端断开。
2
KM29W040AT ， KM29W040AIT
图1.功能框图
A
7
- A
18
X -缓冲器
锁存器
&解码器
Y型缓冲器
锁存器
&解码器
FL灰内存
4M位
NAND闪存阵列
32字节X 4frame X 4096row
A
0
- A
6
页寄存器& S / A
命令
命令
注册
Y型GATING
I / O缓冲器&锁存器
CE
RE
WE
控制逻辑
&高压
发电机
I / O
0
全球缓冲区
I / O
7
CLE ALE WP
图2.阵列组织
好块
1Block(32Row)
（ 4K字节）
第1块（ 4KB ）
1帧= 32字节
1行= 4张= 128字节
1块= 32行= 4K字节
1设备= 32B X 4frames X 32rows X 128blocks
= 4Mbits
8位
128字节列
4M ： 4K行
（ = 128块）
1
2
3
4
帧注册
32字节
I / O
0
- I / O
7
I / O
0
第一个周期
第二个周期
第三轮
A
0
A
8
A
16
I / O
1
A
1
A
9
A
17
I / O
2
A
2
A
10
A
18
I / O
3
A
3
A
11
X*
(1)
I / O
4
A
4
A
12
X*
I / O
5
A
5
A
13
X*
I / O
6
A
6
A
14
*X
I / O
7
A
7
A
15
*X
列地址（A
0
-A
4
)
帧地址（A
5
-A
6
)
行地址（A
7
-A
11
)
块地址（A
12
-A
18
)
记
： *（1） ： X可以是V
IL
或V
IH
3
KM29W040AT ， KM29W040AIT
产品介绍
FL灰内存
该KM29W040A是1024列组织为4096行的4M位的内存。 256位数据寄存器连接到存储器单元
阵列中读出的帧和帧的程序的操作容纳寄存器和所述单元阵列之间的数据传输。该
存储器阵列组成，其中8个细胞串联连接单元的NAND结构。
每个8细胞的驻留在不同的行中。一个块由32行，共4096单元NAND每个8位的结构。该
阵列的组织示于图2中的程序和读出操作是在一帧的基础上执行的，而擦除操作
以块为基础执行。存储器阵列由128分别可擦除4K字节的块。
该KM29W040A具有复用为8个I / O引脚地址。此方案不仅减少了引脚数量，但允许系统升级
通过保持系统电路板设计的一致性更高密度的闪存。命令，地址和数据都被写入
通过I / O的通过将WE低，而CE为低。数据锁定在WE的上升沿。命令锁存使能（ CLE ）和
地址锁存使能（ ALE ）用于复分别命令和地址，通过I / O引脚。所有命令都需要一个
总线周期除外块擦除命令，它需要两个周期。对于字节级寻址， 512K字节的物理空间
需要一个19位地址，低行地址和高的行地址。读取帧和帧程序要求相同的三个地址
周期由指令输入以下。在块擦除操作中，但是，仅在两个行地址周期是必需的。
设备操作都通过写入特定的命令到命令寄存器选择。表1定义的特定命令
该KM29W040A 。
表1.命令集
功能
读
RESET
框架计划
块擦除
状态读
读取ID
1日。周期
00h
FFH
80h
60h
70h
90h
第2位。周期
-
-
10h
D0h
-
-
O
O
在繁忙接受命令
4
KM29W040AT ， KM29W040AIT
引脚说明
命令锁存使能（ CLE ）
FL灰内存
在CLE输入控制用于发送到命令寄存器的命令的路径激活。当高电平有效，命令锁存
入命令寄存器通过上WE信号的上升沿，在I / O端口。
地址锁存使能（ ALE ）
在ALE输入控制用于地址和输入数据的路径激活到内部地址/数据寄存器。地址锁存
当ALE为低电平WE与ALE高，并且输入数据的上升沿被锁存。
芯片使能（ CE ）
行政长官输入设备选择控制。当CE变高的读出操作期间，设备将返回到待机模式。
然而，当设备处于忙状态期间的编程或擦除，CE高将被忽略，并且所述设备没有返回到
待机模式。
写使能（ WE）
在WE输入控制写入到I / O端口。命令，地址和数据被锁存，在WE脉冲的上升沿。
读使能（ RE ）
对RE输入是串行数据输出控制，并且当有源驱动器中的数据到I / O总线。数据是有效的吨
REA
下降沿之后
RE的这也加一内部列地址计数器。
I / O端口： I / O
0
- I / O
7
在I / O引脚在读操作期间用于输入命令，地址和数据，并输出数据。在I / O引脚浮到高阻
当芯片被释放或当输出被禁止。
写保护（ WP ）
WP引脚提供了在电源转换无意的写/擦除保护。内置高压发生器复位时，
WP引脚为低电平有效。
就绪/忙（ R / B）
中的R / B输出指示设备操作的状态。当低，则表明一编程，擦除或随机读操作是
在过程中和完成后返回高电平状态。这是一个开漏输出，不浮到高阻状态时，芯片
被取消或输出被禁止。
5
QQ：2881677436 复制
