K7D323674A
K7D321874A
1Mx36 & 2Mx18 SRAM
32MB A-死DDR SRAM规格
153FCBGA与铅&无铅
（符合RoHS ）
信息在本文档提供有关三星产品，
并随时更改，恕不另行通知。
本条中的任何文件应当解释为授予任何许可，
明示或暗示，被禁止的或其他方式，
任何知识产权权利三星的产品或技术。
所有信息在本文档提供
作为"AS IS"基础不承担任何声明或保证。
1.对于更新或有关三星产品的更多信息，请联系您最近的三星办公。
2.三星的产品不得用于生命支持，重症监护，医疗，安全设备，或者西米用
LAR应用产品故障可能导致人身或人身伤害，或任何军事损失
或国防应用程序，或任何政府采购，以这特殊条款或规定可能适用。
*三星电子保留随时更改产品或规格，恕不另行通知。
-1-
1.4版
2005年10月
K7D323674A
K7D321874A
文档标题
32M DDR同步SRAM
1Mx36 & 2Mx18 SRAM
修订历史
REV号
修订版0.0
修订版0.1
历史
最初的文件。
删除/ G通操作的规格。
- 从PUNCTIONAL框图， PIN CONFIGURA-删除/ G
TION ，真值表和时序波形
加上300MHz的速度斌。
- 添加部分ID在订购信息&我
DD30
在DC CHARACTERIS-
TICS
我的改变
LI
我
Lo
在DC CHARCATERISTICS
- I
LI
： MIN -1 -> -3 ， MAX 1 -> 3 ，我
Lo
： MIN -1 -> -5 ， MAX 1 -> 5
更改可编程阻抗输出驱动器的评论。
更改建议的直流工作条件。
- V
REF
：最小0.68 -> 0.65 ，最大值1.0 -> 0.85
改变引脚电容：C
IN
： 3 -> 3.1
改变AC测试条件：T已
R
/R
F
： 0.4 / 0.4 -> 0.5 / 0.5
改变AC时序特性
- t
CHCl 3
: t
KHKL
-0.1 ->吨
KHKL
-0.2 , t
CLCH
: t
KLKH
-0.1 ->吨
KLKH
-0.2
- t
CXCV
： 2.10 2.30 ->
修订版0.2
变化范围VDDQ
- 在功能方面： 1.5V V
DDQ
-> 1.5 .1.8V V
DDQ
- 在RECOMENDED直流工作条件： MAX V
DDQ
： 1.6 -> 1.9
改变真值表：删除时钟停止
改变直流特性
- X36我
DD
:
I
DD50
： 950 -> 1050 ，我
DD45
： 850 -> 950 ，我
DD40
： 800 -> 860 ，我
DD30
： 750 -> 760
- X18我
DD
:
I
DD50
： 850 -> 1000 ，我
DD45
： 800 -> 900 ，我
DD40
： 750 -> 810 ，我
DD30
： 700 -> 710
- I
SB1
： 150 -> 200
改变引脚电容：C
IN
： 3.1 -> 3.2 ，C
OUT
： 4 -> 4.2
改变AC时序特性
- MIN吨
KHKL ，
t
KHKL
： -40 ： 1.1 -> 1.2 ， -30 ： 1.1 -> 1.4
- MIN吨
AVKH ，
t
BVKH ，
t
KHAX ，
t
KHBX
： -45 ： 0.25 -> 0.27
- t
KXCV
最小值/最大值： 0.8 / 2.3 -> 1.0 / 2.5
改变封装的热特性
2003年2月
ADVANCE
数据稿
2002年12月
2003年1月
备注
ADVANCE
ADVANCE
所附的数据表准备并批准三星电子。 SAMSUNG ELECTRONICS CO 。 ， LTD 。保留
右来改变规格。三星电子将评估和回复的参数要求和问题
此设备的。如果您有任何疑问，请联系三星分支机构靠近你的办公室，电话或cortact总部。
-2-
1.4版
2005年10月
K7D323674A
K7D321874A
修订历史
REV号
修订版0.3
历史
1Mx36 & 2Mx18 SRAM
数据稿
五月。 2003
备注
ADVANCE
改变直流特性
- X36我
DD
:
I
DD50
1050 -> 1150年，我
DD45
： 950 -> 1050 ，我
DD40
： 860 -> 960 ，我
DD30
： 760 ->
860
- X18我
DD
:
I
DD50
： 1000 -> 1100 ，我
DD45
： 900 -> 1000 ，我
DD40
： 810 -> 910 ，我
DD30
： 710 ->
810
- I
SB1
： 200 -> 300
更改300MHz的速度斌333MHz的
更改PIN的配置
- 改变DQ引脚数
改变交流特性
- t
CHCl 3
, t
CLCH
： - / + 0.2 -> - / + 0.1
修订版0.4
修订版0.5
2003年6月
2003年08月
ADVANCE
ADVANCE
修订版0.6
改变交流特性
- 删除：吨
QTRK
, t
CXCV
- 地址：吨
CXCH ，
t
CXCL ，
t
CHQV ，
t
CLQV ，
t
CHQX ，
t
CLQX ，
t
CLQZ ，
t
CHLZ
添加上电/掉电电源电压定序
改变封装引脚配置
- 删除在DQ引脚数
变化斌
- 50 ， 45 ， 40 ， 33 -> 40 ， 37 ， 33
更改读操作的话
- 至少一个NOP指令->至少两条NOP
加入AC输入特性和AC输入定义。
删除注释为DDR3的规格。
修改AC时序特性
- 时钟高/低脉冲宽度： -40 ： 1.2 -> 1.15
- 移除分钟。的t值
CHQV
和T
CLQV
添加无铅。
2003年9月
ADVANCE
REV 0.7
修订版0.8
2003年9月
2003年10月
ADVANCE
ADVANCE
修订版0.9
2003年2月
ADVANCE
1.0版
2003年3月
最终科幻
版本1.1
修订版1.2
REV 1.3
2004年4月
2004年6月
2005年1月
最终科幻
最终科幻
最终科幻
1.4版
2005年10月
最终科幻
-3-
1.4版
2005年10月
K7D323674A
K7D321874A
特点
1Mx36或2Mx18组织。
1.8~2.5V V
DD
/1.5V ~1.8V
DDQ
.
HSTL输入和输出。
单差分HSTL时钟。
操作同步管道模式与自定时
晚写。
自由运行高电平和低电平有效回波时钟输出
引脚。
注册地址，突发控制和数据输入。
1Mx36 & 2Mx18 SRAM
注册的输出。
双和单倍数据速率突发读取和写入。
突发计数可控随着4最大突发长度
Interleved和线性突发模式支持
旁路运行支持
可编程阻抗输出驱动器。
JTAG边界扫描（ IEEE标准的子集， 1149.1 ）
153 （ 9x17 ）倒装芯片球栅阵列封装（ 14mmx22mm ）
无输出使能的支持。
概述
该K7D323674A和K7D321874A是37748736位同步管道突发模式SRAM器件。他们被组织成
1,048,576字由36位K7D323674A和2,097,152字由18位K7D321874A ，采用三星制造的
先进的CMOS技术。
单差分HSTL电平的时钟， K和K用于启动读/写操作和所有内部操作是自定时的。在
K时钟的上升沿，所有的地址和突发脉冲控制输入在内部登记。数据输入被注册一个循环后
写地址被置位（晚写） ，日K时钟为单数据速率（SDR ）的上升沿写操作，并在上升和
落K时钟边沿的双倍数据速率（ DDR）写入操作。
数据输出从输出寄存器更新关闭K时钟的上升沿为SDR读操作和断开的上升和下降
一个K时钟的DDR边缘读取操作。自由运行的回波时钟支持具有代表性的数据输出端接入
时间对所有SDR和DDR的操作。
该芯片具有1.8 2.5V的电源动作，并且与HSTL输入和输出兼容。该软件包是9x17 （ 153 ）球栅
阵列球在1.27mm间距。
订购信息
产品型号
K7D323674A-H(G)C40
K7D323674A-H(G)C37
K7D323674A-H(G)C33
K7D321874A-H(G)C40
K7D321874A-H(G)C37
K7D321874A-H(G)C33
* G ：无铅封装
组织
最大
频率
400MHz
1Mx36
375MHz
333MHz
400MHz
2Mx18
375MHz
333MHz
-4-
1.4版
2005年10月
K7D323674A
K7D321874A
功能框图
SA [ 0:20 ]（或SA [ 0:21 ] ）
地址
注册
CE
20 （或21 ）
18 （或19 ）
（突发地址）
BURST
计数器
（突发写
地址）
20 （或21 ）
18 （或19 ）
2:1
MUX
1Mx36 & 2Mx18 SRAM
十二月
数据输出
K,K
时钟
卜FF器
存储阵列
1Mx36
or
(2Mx18)
DATA IN
36(or18)x2
W / D
ARRAY
36(or18)x2
写缓冲器
比较
B
1
B
3
ADVANCE
Co
控制
SD / DD
写
地址
注册
（ 2级）
CE
同步
SELECT
＆放大器;
R / W控制
CE
读/写
LD
国内
时钟
发电机
数据输出选通
数据输出使能
状态机
Strobe_Out
36 （或18 ）×2
S / A阵列
36 （或18 ）×2
2 ： 1 MUX
B
2
产量
卜FF器
回波时钟
产量
DATA IN
注册
（ 2级）
36 （或18 ）
DQ
CQ ， CQ
XDIN
引脚说明
引脚名称
K, K
SA
SA
0
萨
1
DQ
CQ ， CQ
B
1
B
2
B
3
LBO
ZQ
引脚说明
差分时钟
同步地址输入
同步突发地址输入（ SA
0
= LSB ）
同步数据的I / O
差分输出回波时钟
加载外部地址
突发读/写启用
单/双数据选择
线性突发顺序
输出驱动器阻抗控制输入
引脚名称
TCK
TMS
TDI
TDO
V
REF
V
DD
V
DDQ
V
SS
NC
引脚说明
JTAG测试时钟
JTAG测试模式选择
JTAG测试数据输入
JTAG测试数据输出
HSTL输入参考电压
电源
输出电源
GND
无连接
-5-
1.4版
2005年10月
K7D323674A
K7D321874A
1Mx36 & 2Mx18 SRAM
32MB A-死DDR SRAM规格
153FCBGA与铅&无铅
（符合RoHS ）
信息在本文档提供有关三星产品，
并随时更改，恕不另行通知。
本条中的任何文件应当解释为授予任何许可，
明示或暗示，被禁止的或其他方式，
任何知识产权权利三星的产品或技术。
所有信息在本文档提供
作为"AS IS"基础不承担任何声明或保证。
1.对于更新或有关三星产品的更多信息，请联系您最近的三星办公。
2.三星的产品不得用于生命支持，重症监护，医疗，安全设备，或者西米用
LAR应用产品故障可能导致人身或人身伤害，或任何军事损失
或国防应用程序，或任何政府采购，以这特殊条款或规定可能适用。
*三星电子保留随时更改产品或规格，恕不另行通知。
-1-
1.4版
2005年10月
K7D323674A
K7D321874A
文档标题
32M DDR同步SRAM
1Mx36 & 2Mx18 SRAM
修订历史
REV号
修订版0.0
修订版0.1
历史
最初的文件。
删除/ G通操作的规格。
- 从PUNCTIONAL框图， PIN CONFIGURA-删除/ G
TION ，真值表和时序波形
加上300MHz的速度斌。
- 添加部分ID在订购信息&我
DD30
在DC CHARACTERIS-
TICS
我的改变
LI
我
Lo
在DC CHARCATERISTICS
- I
LI
： MIN -1 -> -3 ， MAX 1 -> 3 ，我
Lo
： MIN -1 -> -5 ， MAX 1 -> 5
更改可编程阻抗输出驱动器的评论。
更改建议的直流工作条件。
- V
REF
：最小0.68 -> 0.65 ，最大值1.0 -> 0.85
改变引脚电容：C
IN
： 3 -> 3.1
改变AC测试条件：T已
R
/R
F
： 0.4 / 0.4 -> 0.5 / 0.5
改变AC时序特性
- t
CHCl 3
: t
KHKL
-0.1 ->吨
KHKL
-0.2 , t
CLCH
: t
KLKH
-0.1 ->吨
KLKH
-0.2
- t
CXCV
： 2.10 2.30 ->
修订版0.2
变化范围VDDQ
- 在功能方面： 1.5V V
DDQ
-> 1.5 .1.8V V
DDQ
- 在RECOMENDED直流工作条件： MAX V
DDQ
： 1.6 -> 1.9
改变真值表：删除时钟停止
改变直流特性
- X36我
DD
:
I
DD50
： 950 -> 1050 ，我
DD45
： 850 -> 950 ，我
DD40
： 800 -> 860 ，我
DD30
： 750 -> 760
- X18我
DD
:
I
DD50
： 850 -> 1000 ，我
DD45
： 800 -> 900 ，我
DD40
： 750 -> 810 ，我
DD30
： 700 -> 710
- I
SB1
： 150 -> 200
改变引脚电容：C
IN
： 3.1 -> 3.2 ，C
OUT
： 4 -> 4.2
改变AC时序特性
- MIN吨
KHKL ，
t
KHKL
： -40 ： 1.1 -> 1.2 ， -30 ： 1.1 -> 1.4
- MIN吨
AVKH ，
t
BVKH ，
t
KHAX ，
t
KHBX
： -45 ： 0.25 -> 0.27
- t
KXCV
最小值/最大值： 0.8 / 2.3 -> 1.0 / 2.5
改变封装的热特性
2003年2月
ADVANCE
数据稿
2002年12月
2003年1月
备注
ADVANCE
ADVANCE
所附的数据表准备并批准三星电子。 SAMSUNG ELECTRONICS CO 。 ， LTD 。保留
右来改变规格。三星电子将评估和回复的参数要求和问题
此设备的。如果您有任何疑问，请联系三星分支机构靠近你的办公室，电话或cortact总部。
-2-
1.4版
2005年10月
K7D323674A
K7D321874A
修订历史
REV号
修订版0.3
历史
1Mx36 & 2Mx18 SRAM
数据稿
五月。 2003
备注
ADVANCE
改变直流特性
- X36我
DD
:
I
DD50
1050 -> 1150年，我
DD45
： 950 -> 1050 ，我
DD40
： 860 -> 960 ，我
DD30
： 760 ->
860
- X18我
DD
:
I
DD50
： 1000 -> 1100 ，我
DD45
： 900 -> 1000 ，我
DD40
： 810 -> 910 ，我
DD30
： 710 ->
810
- I
SB1
： 200 -> 300
更改300MHz的速度斌333MHz的
更改PIN的配置
- 改变DQ引脚数
改变交流特性
- t
CHCl 3
, t
CLCH
： - / + 0.2 -> - / + 0.1
修订版0.4
修订版0.5
2003年6月
2003年08月
ADVANCE
ADVANCE
修订版0.6
改变交流特性
- 删除：吨
QTRK
, t
CXCV
- 地址：吨
CXCH ，
t
CXCL ，
t
CHQV ，
t
CLQV ，
t
CHQX ，
t
CLQX ，
t
CLQZ ，
t
CHLZ
添加上电/掉电电源电压定序
改变封装引脚配置
- 删除在DQ引脚数
变化斌
- 50 ， 45 ， 40 ， 33 -> 40 ， 37 ， 33
更改读操作的话
- 至少一个NOP指令->至少两条NOP
加入AC输入特性和AC输入定义。
删除注释为DDR3的规格。
修改AC时序特性
- 时钟高/低脉冲宽度： -40 ： 1.2 -> 1.15
- 移除分钟。的t值
CHQV
和T
CLQV
添加无铅。
2003年9月
ADVANCE
REV 0.7
修订版0.8
2003年9月
2003年10月
ADVANCE
ADVANCE
修订版0.9
2003年2月
ADVANCE
1.0版
2003年3月
最终科幻
版本1.1
修订版1.2
REV 1.3
2004年4月
2004年6月
2005年1月
最终科幻
最终科幻
最终科幻
1.4版
2005年10月
最终科幻
-3-
1.4版
2005年10月
K7D323674A
K7D321874A
特点
1Mx36或2Mx18组织。
1.8~2.5V V
DD
/1.5V ~1.8V
DDQ
.
HSTL输入和输出。
单差分HSTL时钟。
操作同步管道模式与自定时
晚写。
自由运行高电平和低电平有效回波时钟输出
引脚。
注册地址，突发控制和数据输入。
1Mx36 & 2Mx18 SRAM
注册的输出。
双和单倍数据速率突发读取和写入。
突发计数可控随着4最大突发长度
Interleved和线性突发模式支持
旁路运行支持
可编程阻抗输出驱动器。
JTAG边界扫描（ IEEE标准的子集， 1149.1 ）
153 （ 9x17 ）倒装芯片球栅阵列封装（ 14mmx22mm ）
无输出使能的支持。
概述
该K7D323674A和K7D321874A是37748736位同步管道突发模式SRAM器件。他们被组织成
1,048,576字由36位K7D323674A和2,097,152字由18位K7D321874A ，采用三星制造的
先进的CMOS技术。
单差分HSTL电平的时钟， K和K用于启动读/写操作和所有内部操作是自定时的。在
K时钟的上升沿，所有的地址和突发脉冲控制输入在内部登记。数据输入被注册一个循环后
写地址被置位（晚写） ，日K时钟为单数据速率（SDR ）的上升沿写操作，并在上升和
落K时钟边沿的双倍数据速率（ DDR）写入操作。
数据输出从输出寄存器更新关闭K时钟的上升沿为SDR读操作和断开的上升和下降
一个K时钟的DDR边缘读取操作。自由运行的回波时钟支持具有代表性的数据输出端接入
时间对所有SDR和DDR的操作。
该芯片具有1.8 2.5V的电源动作，并且与HSTL输入和输出兼容。该软件包是9x17 （ 153 ）球栅
阵列球在1.27mm间距。
订购信息
产品型号
K7D323674A-H(G)C40
K7D323674A-H(G)C37
K7D323674A-H(G)C33
K7D321874A-H(G)C40
K7D321874A-H(G)C37
K7D321874A-H(G)C33
* G ：无铅封装
组织
最大
频率
400MHz
1Mx36
375MHz
333MHz
400MHz
2Mx18
375MHz
333MHz
-4-
1.4版
2005年10月
K7D323674A
K7D321874A
功能框图
SA [ 0:20 ]（或SA [ 0:21 ] ）
地址
注册
CE
20 （或21 ）
18 （或19 ）
（突发地址）
BURST
计数器
（突发写
地址）
20 （或21 ）
18 （或19 ）
2:1
MUX
1Mx36 & 2Mx18 SRAM
十二月
数据输出
K,K
时钟
卜FF器
存储阵列
1Mx36
or
(2Mx18)
DATA IN
36(or18)x2
W / D
ARRAY
36(or18)x2
写缓冲器
比较
B
1
B
3
ADVANCE
Co
控制
SD / DD
写
地址
注册
（ 2级）
CE
同步
SELECT
＆放大器;
R / W控制
CE
读/写
LD
国内
时钟
发电机
数据输出选通
数据输出使能
状态机
Strobe_Out
36 （或18 ）×2
S / A阵列
36 （或18 ）×2
2 ： 1 MUX
B
2
产量
卜FF器
回波时钟
产量
DATA IN
注册
（ 2级）
36 （或18 ）
DQ
CQ ， CQ
XDIN
引脚说明
引脚名称
K, K
SA
SA
0
萨
1
DQ
CQ ， CQ
B
1
B
2
B
3
LBO
ZQ
引脚说明
差分时钟
同步地址输入
同步突发地址输入（ SA
0
= LSB ）
同步数据的I / O
差分输出回波时钟
加载外部地址
突发读/写启用
单/双数据选择
线性突发顺序
输出驱动器阻抗控制输入
引脚名称
TCK
TMS
TDI
TDO
V
REF
V
DD
V
DDQ
V
SS
NC
引脚说明
JTAG测试时钟
JTAG测试模式选择
JTAG测试数据输入
JTAG测试数据输出
HSTL输入参考电压
电源
输出电源
GND
无连接
-5-
1.4版
2005年10月
QQ：2881677436 复制
