【K7D163674BK7D161874B文档标题16M DDR同步SRAM512Kx36 &】,IC型号K7D161874B-HC33,K7D161874B-HC33 PDF资料,K7D161874B-HC33经销商,ic,电子元器件-51电子网

K7D163674B

K7D161874B

文档标题

16M DDR同步SRAM

512Kx36 & 1Mx18 SRAM

修订历史

REV号

修订版0.0

修订版0.1

历史

最初的文件。

更改JTAG DC工作CONDITONS / AC测试条件

-to支持1.8 2.5V V

，改变一些项目。

改变直流特性（停止时钟待机电流）

-I

SB1

： 100 -> 150

变化的JTAG指令盘带

- 对于保留

改变直流特性（增加工作电流）

- X36 ：添加40毫安， X18 ：添加60毫安

加入DC特性

- V

IN- CLK ，

DIF -CLK ，

CM- CLK

加入AC输入特性

添加输入定义

数据稿

2003年10月

2003年11月

备注

ADVANCE

初步

修订版0.2

2004年2月

初步

修订版0.3

2004年2月

初步

1.0版

2004年3月

最终科幻

修订版1.1

2004年1月

最终科幻

所附的数据表准备并批准三星电子。 SAMSUNG ELECTRONICS CO 。， LTD 。保留

右来改变规格。三星电子将评估和回复的参数要求和问题

此设备的。如果您有任何疑问，请联系三星分支机构靠近你的办公室，电话或cortact总部。

-1-

版本1.1

2005年1月

K7D163674B

K7D161874B

特点

512Kx36或1Mx18组织。

1.8~2.5V V

/1.5V V

DDQ

（ 1.9V MAX V

DDQ

)

HSTL输入和输出。

单差分HSTL时钟。

操作同步管道模式与自定时

晚写。

自由运行高电平和低电平有效回波时钟输出

引脚。

异步输出使能。

512Kx36 & 1Mx18 SRAM

注册地址，突发控制和数据输入。

注册的输出。

双和单倍数据速率突发读取和写入。

突发计数可控随着4最大突发长度

Interleved和线性突发模式支持

旁路运行支持

可编程阻抗输出驱动器。

JTAG边界扫描（ IEEE标准的子集， 1149.1 ）

153 （ 9x17 ）引脚球栅阵列封装（ 14mmx22mm ）

概述

该K7D163674B和K7D161874B是18874368位同步管道突发模式SRAM器件。他们被组织成

524,288字由36位K7D163674B和1,048,576字由18位K7D161874B ，采用了三星先进的制造

CMOS技术。

单差分HSTL电平的时钟， K和K用于启动读/写操作和所有内部操作是自定时的。在

K时钟的上升沿，所有的地址和突发脉冲控制输入在内部登记。数据输入被注册一个循环后

写地址被置位（晚写），日K时钟为单数据速率（SDR ）的上升沿写操作，并在上升和

落K时钟边沿的双倍数据速率（ DDR）写入操作。

数据输出从输出寄存器更新关闭K时钟的上升沿为SDR读操作和断开的上升和下降

一个K时钟的DDR边缘读取操作。自由运行的回波时钟支持哪些是代表性的数据输出接入

时间对所有SDR和DDR的操作。

该芯片采用+ 2.5V电源运作，并与扩展HSTL输入和输出兼容。该包是

9x17 （ 153 ），球栅阵列球上的1.27mm间距。

订购信息

产品型号

K7D163674B-HC37

K7D163674B-HC33

K7D163674B-HC30

K7D163674B-HC27

K7D161874B-HC37

K7D161874B-HC33

K7D161874B-HC30

K7D161874B-HC27

1Mx18

512Kx36

组织

最大

频率

375MHz

333MHz

300MHz

275MHz

375MHz

333MHz

300MHz

275MHz

-2-

版本1.1

2005年1月

K7D163674B

K7D161874B

功能框图

SA [ 0点18分]（或SA [ 0时19 ] ）

地址

19 （或20 ）

17 （或18 ）

（突发地址）

BURST

计数器

（突发写

地址）

19 （或20 ）

17 （或18 ）

2:1

MUX

512Kx36 & 1Mx18 SRAM

十二月

数据输出

K,K

时钟

卜FF器

存储阵列

512Kx36

(1Mx18)

DATA IN

36(or18)x2

W / D

ARRAY

36(or18)x2

写缓冲器

比较

ADVANCE

控制

SD / DD

写

地址

（ 2级）

同步

SELECT

＆放大器;

R / W控制

读/写

国内

时钟

发电机

数据输出选通

数据输出使能

状态机

Strobe_Out

36 （或18 ）×2

S / A阵列

36 （或18 ）×2

2 ： 1 MUX

产量

卜FF器

回波时钟

产量

DATA IN

（ 2级）

36 （或18 ）

CQ ， CQ

XDIN

引脚说明

引脚名称

K, K

萨

CQ ， CQ

LBO

引脚说明

差分时钟

同步地址输入

同步突发地址输入（ SA

= LSB ）

同步数据的I / O

差分输出回波时钟

加载外部地址

突发读/写启用

单/双数据选择

异步输出使能

线性突发顺序

引脚名称

TCK

TMS

TDI

TDO

REF

DDQ

引脚说明

输出驱动器阻抗控制输入

JTAG测试时钟

JTAG测试模式选择

JTAG测试数据输入

JTAG测试数据输出

HSTL输入参考电压

电源

输出电源

GND

无连接

-3-

版本1.1

2005年1月

K7D163674B

K7D161874B

封装引脚配置

（ TOP VIEW ）

K7D163674B(512Kx36)

DDQ

TMS

LBO

TDI

REF

TCK

512Kx36 & 1Mx18 SRAM

模式

TDO

DDQ

*模式引脚（ 6L ）是国内数控。

K7D161874B(1Mx18)

DDQ

TMS

LBO

TDI

REF

TCK

模式

TDO

DDQ

*模式引脚（ 6L ）是国内数控。

-4-

版本1.1

2005年1月

K7D163674B

K7D161874B

读操作（单，双）

512Kx36 & 1Mx18 SRAM

在SDR读操作，地址和控制登记日K时钟的第一个上升沿，然后内部数组是

K时钟的第一和第二上升沿之间读出。数据输出从输出寄存器更新过的第二个上升沿

一个K时钟。在DDR读操作，地址和控制被登记在K时钟的第一个上升沿，然后在内部

阵列K时钟的第一和第二上升沿之间读两次。数据输出从输出寄存器依次更新

为了爆过K时钟的第二个上升沿和下降沿。

交织和线性突发操作是通过LBO引脚控制，脉冲数是可控与4的最大突发长度。

为了避免数据冲突，需要与上次读取和一次写入操作之间的至少一个NOP操作。

写操作（延迟写入）

在SDR写操作，地址和控制被登记在K个时钟和数据输入的第一个上升沿被注册

日K时钟的下一个上升沿。在DDR写操作，地址和控制登记处的第一个上升沿

一个K时钟和数据输入日K时钟的下一个上升沿和下降沿登记两次。写地址和数据输入是

直到下一个写操作，并且仅在下一写入opeation完全存储在寄存器中的数据是数据输入写入到SRAM中

数组。

回波时钟操作

给K时钟产生的回波时钟自由运行的类型，无论读，写和NOP操作。他们将停止运作

只有当K时钟处于停止状态。

回波时钟被设计成代表数据输出存取时间，这使得回波时钟被用作参考来捕获

数据输出输出。

旁路读操作

当随后读操作的最后一个写操作，其中写入和读出地址发生旁路读操作

相同的。对于这种情况，数据输出是由在寄存器代替SRAM阵列中的数据。

可编程阻抗输出驱动器

数据输出和回声时钟驱动器的阻抗是由一个外部电阻RQ ， ZQ连接引脚和V之间调整

和

等于RQ / 5 。例如， 250Ω电阻会给50Ω的输出阻抗。输出驱动器阻抗容差为15 ％的

测试（由设计10％）和周期性调整，以反映电源电压变化和温度。阻抗更新

发生在周期不激活输出，如取消选择周期的早期。它们也可能发生在以G高启动周期。在

所有情况下的阻抗更新对用户透明，不产生访问时间"push - outs"或其他反常行为

在SRAM中。阻抗更新更频繁地不超过每32个时钟周期出现。时钟周期进行计数的SRAM中是否

选择与否，并请考虑周期的类型被执行。因此，用户可以放心，之后33 contin-

uous读周期发生，将会发生下一次g的阻抗更新是高在K时钟的上升沿。有

没有电时要求的SRAM 。然而，为了保证最佳的输出驱动器阻抗电后， SRAM的需求

1024非读周期。

上电/掉电电源电压定序

下面的电电源电压应用推荐： V

, V

DDQ

, V

REF

，则V

. V

和V

DDQ

可以应用

同时，只要V

DDQ

不超过V

超过电期间0.5V 。下面掉电电源电压

拆除顺序建议： V

, V

REF

, V

DDQ

, V

. V

和V

DDQ

可同时被除去，只要V

DDQ

不超过V

通过以上的过程中掉电0.5V 。

-5-

版本1.1

2005年1月