256Mb的F-死DDR2 SDRAM
目录
DDR2 SDRAM
0订购信息
1.主要特点
2.封装引脚/燃油系统可采用机械尺寸&地址
2.1包装Pintout &燃油系统可采用机械尺寸
2.2输入/输出功能说明
2.3寻址
3.绝对最大额定值
4.交流&直流工作条件&规格
第27 2
修订版1.5 2005年2月
256Mb的F-死DDR2 SDRAM
0订购信息
组织
64Mx4
64Mx4
32Mx8
32Mx8
DDR2-667 5-5-5
-
-
K4T56083QF-GCE6
K4T56083QF-ZCE6
DDR2-533 4-4-4
K4T56043QF-GCD5
K4T56043QF-ZCD5
K4T56083QF-GCD5
K4T56083QF-ZCD5
DDR2-400 3-3-3
K4T56043QF-GCCC
K4T56043QF-ZCCC
K4T56083QF-GCCC
K4T56083QF-ZCCC
DDR2 SDRAM
包
含铅
LEAD -FREE
含铅
LEAD -FREE
注：速度斌是为了CL- tRCD的-TRP的
教育部重点特色
速度
CAS延迟
的tRCD （MIN）
激进党（分钟）
的tRC （分钟）
DDR2-667
5-5-5
5
15
15
54
DDR2-533
4-4-4
4
15
15
55
DDR2-400
3-3-3
3
15
15
55
单位
TCK
ns
ns
ns
JEDEC标准的1.8V ± 0.1V电源
VDDQ = 1.8V ± 0.1V
200 MHz的F
CK
为400MB /秒/针， 267MHz F
CK
为
533MB /秒/针， 333MHz的F
CK
为667Mb /秒/针
4银行
中科院发布
可编程CAS延时： 3 ， 4 ， 5
可编程附加延迟：0， 1 ，2，3和4中
写延迟（ WL ） =读延时（ RL ） -1
突发长度： 4,8 （隔行/半字节顺序）
可编程顺序/交错突发模式
双向差分数据选通（单端
数据选通是一个可选功能）
片外驱动器（ OCD ）阻抗调整
片上终端
平均Refesh周期7.8us以较低的则T
例
85°C,
3.9us ，在85°C <牛逼
例
< 95
°C
包装： 60ball FBGA - 64Mx4 / 32Mx8
所有无铅产品符合RoHS指令的
256MB的DDR2 SDRAM芯片的组织结构既
的16Mbit ×4 I / O的×4银行或8Mbit的×8个I / O X 4banks
装置。该同步器实现高速dou-
高达667Mb /秒/针的竹叶提取数据速率的传输速率（ DDR2-
667 ）一般应用。
该芯片的设计符合下列关键
DDR2 SDRAM的功能，如中科院发布与添加剂
等待时间，等待时间写=读取延迟 - 1 ，关闭芯片
驱动器（ OCD）阻抗调节和开模端接
化。
所有的控制和地址输入与同步
一对外部提供的差分时钟。输入是
在差分时钟的交叉点闭锁（ CK的上升沿
和CK下降） 。所有的I / O都具有一对同步
双向选通（ DQS和DQS ）在源同步的
知性时尚。地址总线用于传送行，同事
在RAS / CAS UMN和银行地址信息
复风格。例如，256MB （4个）设备接收
13/11/2解决。
256MB的DDR2器件采用单
1.8V ± 0.1V电源和1.8V ± 0.1V VDDQ 。
256MB的DDR2器件在60ball提供
FBGAs(x4/x8).
注意：
所描述的功能和定时规范
包含在此数据表系统蒸发散是启用的DLL
操作模式。
注：本数据手册是全DDR2规格的抽象的，不覆盖的共同特征
这在“三星DDR2 SDRAM器件操作&时序图”中描述
第27 3
修订版1.5 2005年2月
256Mb的F-死DDR2 SDRAM
2.封装引脚/燃油系统可采用机械尺寸&地址
2.1封装引脚
X4封装引脚（顶视图） ： 60ball FBGA封装
1
2
3
7
8
9
DDR2 SDRAM
VDD
NC
VDDQ
NC
VDDL
NC
VSSQ
DQ1
VSSQ
VREF
CKE
VSS
DM
VDDQ
DQ3
VSS
WE
BA1
A1
A5
A9
NC
A
B
C
D
E
F
G
H
J
K
L
VSSQ
的DQ
VDDQ
DQ2
VSSDL
RAS
CAS
A2
A6
A11
NC
的DQ
VSSQ
DQ0
VSSQ
CK
CK
CS
A0
A4
A8
NC
VDDQ
NC
VDDQ
NC
VDD
ODT
NC
BA0
A10
VDD
VSS
A3
A7
VSS
VDD
A12
注意事项：
1.引脚B3具有相同的电容引脚为B7 。
2. VDDL和VSSDL的电源和接地的DLL。
球的位置（ X4）
：填充的球
+ ：无人区球
顶视图
（参阅通过包球）
1
A
B
C
D
E
F
G
H
J
K
L
2
3
4
5
6
7
8
9
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
修订版1.5 2005年2月
第27 4
256Mb的F-死DDR2 SDRAM
DDR2 SDRAM
X8封装引脚（顶视图） ： 60ball FBGA封装
1
2
3
7
8
9
VDD
DQ6
VDDQ
DQ4
VDDL
NU /
RDQS
VSSQ
DQ1
VSSQ
VREF
CKE
VSS
DM /
RDQS
VDDQ
DQ3
VSS
WE
BA1
A1
A5
A9
NC
A
B
C
D
E
F
G
H
J
K
L
VSSQ
的DQ
VDDQ
DQ2
VSSDL
RAS
CAS
A2
A6
A11
NC
的DQ
VSSQ
DQ0
VSSQ
CK
CK
CS
A0
A4
A8
NC
VDDQ
DQ7
VDDQ
DQ5
VDD
ODT
NC
BA0
A10
VDD
VSS
A3
A7
VSS
VDD
A12
注意事项：
1.引脚B3和A2具有相同的电容量为销B7和A8 。
2.对于一个读使能时，闪光灯对RDQS & RDQS在功能和定时选通对DQS相同
& DQS和输入屏蔽功能被禁用。
3.糖尿病或RDQS / RDQS的功能是由EMRS命令启用。
4. VDDL和VSSDL的电源和接地的DLL。
球的位置的（x8）
：填充的球
+ ：无人区球
顶视图
（参阅通过包球）
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
G
H
J
K
L
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
修订版1.5 2005年2月
第27 5
256Mb的F-死DDR2 SDRAM
目录
DDR2 SDRAM
0订购信息
1.主要特点
2.封装引脚/燃油系统可采用机械尺寸&地址
2.1包装Pintout &燃油系统可采用机械尺寸
2.2输入/输出功能说明
2.3寻址
3.绝对最大额定值
4.交流&直流工作条件&规格
第27 2
修订版1.5 2005年2月
256Mb的F-死DDR2 SDRAM
0订购信息
组织
64Mx4
64Mx4
32Mx8
32Mx8
DDR2-667 5-5-5
-
-
K4T56083QF-GCE6
K4T56083QF-ZCE6
DDR2-533 4-4-4
K4T56043QF-GCD5
K4T56043QF-ZCD5
K4T56083QF-GCD5
K4T56083QF-ZCD5
DDR2-400 3-3-3
K4T56043QF-GCCC
K4T56043QF-ZCCC
K4T56083QF-GCCC
K4T56083QF-ZCCC
DDR2 SDRAM
包
含铅
LEAD -FREE
含铅
LEAD -FREE
注：速度斌是为了CL- tRCD的-TRP的
教育部重点特色
速度
CAS延迟
的tRCD （MIN）
激进党（分钟）
的tRC （分钟）
DDR2-667
5-5-5
5
15
15
54
DDR2-533
4-4-4
4
15
15
55
DDR2-400
3-3-3
3
15
15
55
单位
TCK
ns
ns
ns
JEDEC标准的1.8V ± 0.1V电源
VDDQ = 1.8V ± 0.1V
200 MHz的F
CK
为400MB /秒/针， 267MHz F
CK
为
533MB /秒/针， 333MHz的F
CK
为667Mb /秒/针
4银行
中科院发布
可编程CAS延时： 3 ， 4 ， 5
可编程附加延迟：0， 1 ，2，3和4中
写延迟（ WL ） =读延时（ RL ） -1
突发长度： 4,8 （隔行/半字节顺序）
可编程顺序/交错突发模式
双向差分数据选通（单端
数据选通是一个可选功能）
片外驱动器（ OCD ）阻抗调整
片上终端
平均Refesh周期7.8us以较低的则T
例
85°C,
3.9us ，在85°C <牛逼
例
< 95
°C
包装： 60ball FBGA - 64Mx4 / 32Mx8
所有无铅产品符合RoHS指令的
256MB的DDR2 SDRAM芯片的组织结构既
的16Mbit ×4 I / O的×4银行或8Mbit的×8个I / O X 4banks
装置。该同步器实现高速dou-
高达667Mb /秒/针的竹叶提取数据速率的传输速率（ DDR2-
667 ）一般应用。
该芯片的设计符合下列关键
DDR2 SDRAM的功能，如中科院发布与添加剂
等待时间，等待时间写=读取延迟 - 1 ，关闭芯片
驱动器（ OCD）阻抗调节和开模端接
化。
所有的控制和地址输入与同步
一对外部提供的差分时钟。输入是
在差分时钟的交叉点闭锁（ CK的上升沿
和CK下降） 。所有的I / O都具有一对同步
双向选通（ DQS和DQS ）在源同步的
知性时尚。地址总线用于传送行，同事
在RAS / CAS UMN和银行地址信息
复风格。例如，256MB （4个）设备接收
13/11/2解决。
256MB的DDR2器件采用单
1.8V ± 0.1V电源和1.8V ± 0.1V VDDQ 。
256MB的DDR2器件在60ball提供
FBGAs(x4/x8).
注意：
所描述的功能和定时规范
包含在此数据表系统蒸发散是启用的DLL
操作模式。
注：本数据手册是全DDR2规格的抽象的，不覆盖的共同特征
这在“三星DDR2 SDRAM器件操作&时序图”中描述
第27 3
修订版1.5 2005年2月
256Mb的F-死DDR2 SDRAM
2.封装引脚/燃油系统可采用机械尺寸&地址
2.1封装引脚
X4封装引脚（顶视图） ： 60ball FBGA封装
1
2
3
7
8
9
DDR2 SDRAM
VDD
NC
VDDQ
NC
VDDL
NC
VSSQ
DQ1
VSSQ
VREF
CKE
VSS
DM
VDDQ
DQ3
VSS
WE
BA1
A1
A5
A9
NC
A
B
C
D
E
F
G
H
J
K
L
VSSQ
的DQ
VDDQ
DQ2
VSSDL
RAS
CAS
A2
A6
A11
NC
的DQ
VSSQ
DQ0
VSSQ
CK
CK
CS
A0
A4
A8
NC
VDDQ
NC
VDDQ
NC
VDD
ODT
NC
BA0
A10
VDD
VSS
A3
A7
VSS
VDD
A12
注意事项：
1.引脚B3具有相同的电容引脚为B7 。
2. VDDL和VSSDL的电源和接地的DLL。
球的位置（ X4）
：填充的球
+ ：无人区球
顶视图
（参阅通过包球）
1
A
B
C
D
E
F
G
H
J
K
L
2
3
4
5
6
7
8
9
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
修订版1.5 2005年2月
第27 4
256Mb的F-死DDR2 SDRAM
DDR2 SDRAM
X8封装引脚（顶视图） ： 60ball FBGA封装
1
2
3
7
8
9
VDD
DQ6
VDDQ
DQ4
VDDL
NU /
RDQS
VSSQ
DQ1
VSSQ
VREF
CKE
VSS
DM /
RDQS
VDDQ
DQ3
VSS
WE
BA1
A1
A5
A9
NC
A
B
C
D
E
F
G
H
J
K
L
VSSQ
的DQ
VDDQ
DQ2
VSSDL
RAS
CAS
A2
A6
A11
NC
的DQ
VSSQ
DQ0
VSSQ
CK
CK
CS
A0
A4
A8
NC
VDDQ
DQ7
VDDQ
DQ5
VDD
ODT
NC
BA0
A10
VDD
VSS
A3
A7
VSS
VDD
A12
注意事项：
1.引脚B3和A2具有相同的电容量为销B7和A8 。
2.对于一个读使能时，闪光灯对RDQS & RDQS在功能和定时选通对DQS相同
& DQS和输入屏蔽功能被禁用。
3.糖尿病或RDQS / RDQS的功能是由EMRS命令启用。
4. VDDL和VSSDL的电源和接地的DLL。
球的位置的（x8）
：填充的球
+ ：无人区球
顶视图
（参阅通过包球）
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
G
H
J
K
L
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
+
修订版1.5 2005年2月
第27 5
QQ：2880707522 复制
