K4S161622D
512K X 16Bit的X 2银行同步DRAM
特点
3.3V电源
LVTTL与复用地址兼容
双银行操作
MRS周期与解决关键程序
- 。 CAS延迟（ 2 & 3 ）
- 。突发长度（1， 2，4， 8 &全页）
- 。突发类型（顺序&交错）
所有的输入进行采样，该系统的正向边沿
时钟
突发读取单位写操作
DQM用于屏蔽
自动&自我刷新
15.6us刷新占空比（ 2K / 32毫秒）
CMOS SDRAM
概述
该K4S161622D是16777216位同步高速数据
率动态RAM组织为2× 524,288字16位，
制造与三星的高性能CMOS技
术。同步设计允许与精确的周期控制
使用系统时钟的I / O事务都可能在每个时钟
周期。工作频率范围，可编程突发
长度和可编程延迟允许在同一个设备要
对于各种高带宽是有用的，高性能的MEM
储器系统的应用程序。
订购信息
产品型号
K4S161622D-TC/L55
K4S161622D-TC/L60
K4S161622D-TC/L70
K4S161622D-TC/L80
K4S161622D-TC/L10
最大频率。
183MHz
166MHz
143MHz
125MHz
100MHz
LVTTL
50
TSOP （II）的
接口封装
功能框图
I / O控制
LWE
数据输入寄存器
BANK SELECT
刷新计数器
LDQM
输出缓冲器
行解码器
SENSE AMP
512K ×16
行缓冲区
DQI
地址寄存器
CLK
添加
512K ×16
列解码器
上校缓冲区
延迟&突发长度
LRAS
LCBR
LCKE
LRAS
LCBR
LWE
LCAS
编程注册
LWCBR
LDQM
注册时间
CLK
CKE
CS
RAS
CAS
WE
L（ U） DQM
*三星电子保留权利
改变产品或规格不
通知。
K4S161622D
绝对最大额定值
参数
任何引脚相对于VSS的电压
在V电压
DD
供应相对于VSS
储存温度
功耗
短路电流
符号
V
IN
, V
OUT
V
DD
, V
DDQ
T
英镑
P
D
I
OS
价值
-1.0 ~ 4.6
-1.0 ~ 4.6
-55 ~ +150
1
50
CMOS SDRAM
单位
V
V
°C
W
mA
注意：
如果绝对最大额定值超出可能会造成永久性损坏设备。
功能操作应仅限于推荐工作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
直流工作条件
推荐工作条件（电压参考V
SS
= 0V ，T
A
= 0 70℃ ）
参数
电源电压
输入逻辑高votlage
输入逻辑低电压
输出逻辑高电平
输出逻辑低电压
输入漏电流
符号
V
DD
, V
DDQ
V
IH
V
IL
V
OH
V
OL
I
LI
民
3.0
2.0
-0.3
2.4
-
-10
典型值
3.3
3.0
0
-
-
-
最大
3.6
V
DDQ
+0.3
0.8
-
0.4
10
单位
V
V
V
V
V
uA
记
4
1
2
I
OH
= -2mA
I
OL
= 2毫安
3
注意：
1. V
IH
（最大）= 5.6伏交流电。过冲电压的持续时间
≤
3ns.
:
2. V
IL
（分钟） = -2.0V交流。下冲电压持续时间
≤
3ns.
3.任何输入0V
≤
V
IN
≤
V
DDQ
.
输入漏电流包括高阻输出漏所有双向缓冲器，三态输出。
4. K4S161622D -55/ 60的VDD条件为3.135V 3.6V 。
电容
(V
DD
= 3.3V ，T
A
= 23 ° C，F = 1MHz时， V
REF
=1.4V
±
200毫伏）
针
符号
C
CLK
C
IN
C
添加
C
OUT
民
2
2
2
3
最大
4
4
4
5
单位
pF
pF
pF
pF
时钟
RAS ， CAS，WE ， CS ， CKE ， L（ U） DQM
地址
DQ
0
？ DQ
15
去耦电容线路指南
推荐的去耦电容加到电源线板。
参数
V之间的退耦电容
DD
和V
SS
V之间的退耦电容
DDQ
和V
SSQ
符号
C
DC1
C
DC2
价值
0.1 + 0.01
0.1 + 0.01
单位
uF
uF
注意：
1. V
DD
和V
DDQ
销彼此分开。
所有V
DD
引脚连接在芯片上。所有V
DDQ
引脚连接在芯片上。
2. V
SS
和V
SSQ
销彼此分开
所有V
SS
引脚连接在芯片上。所有V
SSQ
引脚连接在芯片上。
K4S161622D
DC特性
（推荐的工作条件，除非另有说明，T
A
= 0 70℃ ）
参数
符号
测试条件
突发长度= 1
t
RC
≥t
RC
（分钟）
I
o
= 0毫安
CKE = V
IL
（最大值），叔
CC
= 15ns的
CKE & CLK≤V
IL
（最大值），叔
CC
=
∞
CKE = V
IH
（分钟） ， CS≥V
IH
（分钟） ，T
CC
= 15ns的
输入信号时为30ns一次改变
CKE = V
IH
（分钟） ， CLK≤V
IL
（最大值），叔
CC
=
∞
输入信号是稳定的
CKE = V
IL
（最大值），叔
CC
= 15ns的
CKE & CLK≤V
IL
（最大值），叔
CC
=
∞
CKE = V
IH
（分钟） ， CS≥V
IH
（分钟） ，T
CC
= 15ns的
输入信号时为30ns一次改变
CKE = V
IH
（分钟） ， CLK≤V
IL
（最大值），叔
CC
=
∞
输入信号是稳定的
I
o
= 0毫安
页突发2Banks激活
t
CCD
= 2CLKs
3
2
3
2
自刷新电流
I
CC6
CKE≤0.2V
155
-
105
-
150
-
100
-
CAS
潜伏期
3
2
CMOS SDRAM
VERSION
单位注
-55
120
-
-60
115
-
-70
105
110
2
mA
2
15
mA
5
3
mA
3
25
15
140
125
90
100
1
250
130
115
90
90
115
mA
100
80
mA
80
mA
uA
4
5
3
2
mA
mA
-80
95
95
-10
85
mA
80
2
工作电流
（一银行活动）
预充电待机电流
租在掉电模式
I
CC1
I
CC2
P
I
CC2
PS
I
CC2
N
预充电待机电流
在非掉电模式
I
CC2
NS
主动待机电流
在掉电模式
I
CC3
P
I
CC3
PS
I
CC3
N
I
CC3
NS
主动待机电流
在非掉电模式
（一银行活动）
工作电流
（突发模式）
I
CC4
刷新当前
I
CC5
t
RC
≥t
RC
（分钟）
注意：
1.除另有注释，输入电平为CMOS （V
IH
/V
IL
=V
DDQ
/V
SSQ
）的LVTTL 。
2.测量与产出开放。地址TCC （分）过程中改变一次。
3.刷新周期是32毫秒。地址TCC （分）过程中改变一次。
4. K4S161622D -TC **
5. K4S161622D -TL **
K4S161622D
AC运行试验条件
(V
DD
= 3.3V±0.3V
*2
, T
A
= 0 70℃ ）
参数
输入电平（ VIH / VIL）
输入定时测量参考电平
输入上升和下降时间
输出定时测量参考电平
输出负载条件
3.3V
CMOS SDRAM
价值
2.4 / 0.4
1.4
潮流/ TF = 1/1的
1.4
SEE图。 2
Vtt=1.4V
单位
V
V
ns
V
1200
产量
870
50pF
*2
V
OH
（DC ）= 2.4V时，我
OH
= -2mA
V
OL
（ DC ）= 0.4V时，我
OL
= 2毫安
产量
Z0=50
50
50pF
*1
（图1 ）直流输出负载电路
注意：
1. K4S161622D -55 /60/ 70的DC / AC测试输出负载为30pF的。
2. K4S161622D -55/ 60的VDD条件为3.135V 3.6V 。
（图2 ） AC输出负载电路
经营AC参数
（交流工作条件，除非另有说明）
参数
CAS延迟
CLK周期时间
行有效至行主动延迟
RAS到CAS延迟
行预充电时间
行活动时间
行周期时间
在过去的数据来行预充电
在新col.address延迟的最后一个数据
在最后的数据以突发停止
上校地址上校地址的延迟
模式寄存器设置循环时间
的有效输出数据的数量
符号
CL
t
CC（分钟）
t
RRD （分钟）
t
RCD （分钟）
t
RP （分钟）
t
RAS （分钟）
t
RAS （最大）
t
RC
(
民
)
t
RDL （分钟）
t
CDL （分钟）
t
BDL （分钟）
t
的CCD （分钟）
t
刘健（分钟）
CAS延时= 3
CAS延时= 2
10
-
10
-
3
3
7
-
-
-
3
3
7
-
-
-
3
3
7
100
10
1
1
1
1
2
2
1
7
9
7
7
6
3
5.5
VERSION
-55
2
-
3
6
-60
2
-
3
7
2
2
2
5
3
3
6
2
2
5
2
2
5
2
2
4
-70
2
8.7
3
8
-80
2
10
3
10
-10
2
12
单位
CLK
ns
CLK
CLK
CLK
CLK
us
CLK
CLK
CLK
CLK
CLK
CLK
ea
4
1
2,
5
2
2
1
1
1
1
记
注意事项：
1.时钟周期的最小数目是通过分割与时钟周期的时间，然后需要的最短时间来确定
四舍五入到下一个较大整数。请参考下面的时钟单元根据AC转换表
QQ：2880707522 复制
