K4R271669D
更改历史记录
1.0版（ 2001年12月）
- 初步
*根据Rambus公司RDRAMs的短沟道数据0.97版本。
初步
直接RDRAM
第0页
1.0版2001年12月
K4R271669D
概观
Rambus公司的RDRAM直接是一种通用的高
适合于在广泛的使用性能存储装置
应用范围包括通信，图形，
视频和任何其他应用程序，其中高带宽和
低等待时间是必需的。
在128Mbit的直接Rambus公司的DRAM （ RDRAM ）是
超高速CMOS DRAM的组织为8M
通过16字的使用RAMBUS信号水平（ RSL ）
同时采用的技术允许以800MHz的传输速率
传统的系统和电路板设计技术。直接
RDRAM器件能够以持续的数据传输
每两个字节1.25纳秒（每16个字节为10ns ） 。
对了Direct RDRAM的结构允许的最高
持续的带宽为多，同时随机
寻址的存储器事务。单独的控制和
数据总线具有独立的行和列控产量
95％以上的公交车的效率。直接RDRAM的32银行
最多支持四个同步交易。
体系化的特点为移动，图形和通信
阳离子包括电源管理，字节屏蔽。
初步
直接RDRAM
三星001
K4R271669D-TCxx
图1 ：直接RDRAM CSP封装
在128Mbit的了Direct RDRAM提供在水平
中央国债扇出CSP 。
关键时序参数/部件号
速度
组织
化
256Kx16x32s
a
箱子
I / O
频率。
兆赫
t
RAC
（行
ACCESS
时间） NS
特点
每个DRAM器件的最高持续带宽
-
1.6GB/s
持续数据传输率
- 独立的控制与数据总线的最大化
效率
- 独立的行和列控制总线的
简单的调度和最高性能
- 32银行：四笔交易可以发生simul-
taneously全带宽的数据传输速率
低延迟特性
产品型号
-CS8
800
45
K4R271669D-T
b
CS8
a.
“32s”
- 32银行的使用
“分裂”
银行建筑。
b.
“T”
- 无铅封装的消费者。
- 写缓存以减少读取延迟
- 对控制器的灵活性3预充电机制
- 交叉交易
先进的电源管理：
- 多种低功耗状态可在电源的灵活性
消费随时间转变到激活状态
- 掉电自刷新
组织： 1K字节页和32银行， ×16
- x16组织的低成本应用
采用RAMBUS信号级（ RSL）的高达800MHz
手术
WBGA包（ 54球）
第1页
1.0版2001年12月
K4R271669D
引脚排列及定义
下面的表显示了中心 - 的引脚分配
保税扇出CSP封装RDRAM 。
表1 ：中心保税扇出CSP设备（顶视图）
7
6
5
4
3
2
1
顶视图
SCK
Vcmos
NC
GND
DQA6
DQA3
VDD
DQA1
DQA0
GND
VREF
CTMN
GND
RQ7
CTM
VDD
RQ1
RQ4
DQA7
GND
CMD
DQA4
DQA5
VDD
CFM
DQA2
GND
CFMN
VDDA
GNDA
RQ5
RQ6
VDD
RQ3
RQ2
GND
初步
直接RDRAM
DQB0
DQB1
VDD
DQB4
DQB5
VDD
DQB7
GND
SI00
GND
DQB2
RQ0
GND
DQB6
DQB3
SIO1
Vcmos
NC
A
B
C
D
E
F
G
H
J
B 。热门标记的例子
三星001
K4R271669D-TCxx
顶视图
芯片
对于消费类封装，引脚1 （第1行， COL A）是
位于上侧和A1在A1的位置
位置标记由标记
“
“
.
第2页
1.0版2001年12月
K4R271669D
初步
直接RDRAM
表2 ：引脚说明
信号
SIO1,SIO0
I / O
I / O
TYPE
CMOS
a
CMOS
a
＃引脚
中心
2
描述
串行输入/输出。引脚用于读取和写入控制寄存器
使用串行访问协议字符。也可用于电源管理。
指令输入。配合使用SIO0和SIO1用于读取标签
从和写入到控制寄存器。也可用于电源管理
换货。
串行时钟输入。用于读取和写入到所述时钟源
控制寄存器
电源电压的RDRAM芯和接口逻辑。
电源电压为RDRAM模拟电路。
电源电压CMOS输入/输出引脚。
对RDRAM的核心和接口的参考地。
对RDRAM的模拟电路的参考地。
数据字节A.八针携带的读取或写入数据之间的字节
通道和RDRAM 。
时钟的主。接口时钟用于从接收信号RSL
海峡。正极性。
时钟的主。接口时钟用于从接收信号RSL
海峡。负极性
逻辑阈值的参考电压信号RSL
时钟掌握。接口时钟用于发送的RSL信号到
通道。负极性。
时钟掌握。接口时钟用于发送的RSL信号到
通道。正极性。
行访问控制。三个引脚包含控制和地址信息
重刑行的访问。
列访问控制。五个引脚包含控制和地址信息
重刑列的访问。
数据字节B.Eight销，它们携带的读取或写入的数据之间的字节
通道和RDRAM 。
无连接。
CMD
I
1
SCK
I
CMOS
a
1
V
DD
V
DDA
V
CMOS
GND
GNDA
DQA7..DQA0
I / O
RSL
b
RSL
b
RSL
b
6
1
2
9
1
8
CFM
I
1
CFMN
I
1
V
REF
CTMN
I
RSL
b
RSL
b
RSL
b
RSL
b
RSL
b
1
1
CTM
I
1
RQ7..RQ5或
ROW2..ROW0
RQ4..RQ0或
COL4..COL0
DQB7..
DQB0
NC
I
3
I
5
I / O
8
2
54
每包的总针数
一。所有CMOS信号是高真;高电压是逻辑1和低电压是逻辑零。
B 。所有RSL信号是低电平有效;低电压为逻辑1和高电压是逻辑零。
第3页
1.0版2001年12月
K4R271669D
更改历史记录
1.0版（ 2001年12月）
- 初步
*根据Rambus公司RDRAMs的短沟道数据0.97版本。
初步
直接RDRAM
第0页
1.0版2001年12月
K4R271669D
概观
Rambus公司的RDRAM直接是一种通用的高
适合于在广泛的使用性能存储装置
应用范围包括通信，图形，
视频和任何其他应用程序，其中高带宽和
低等待时间是必需的。
在128Mbit的直接Rambus公司的DRAM （ RDRAM ）是
超高速CMOS DRAM的组织为8M
通过16字的使用RAMBUS信号水平（ RSL ）
同时采用的技术允许以800MHz的传输速率
传统的系统和电路板设计技术。直接
RDRAM器件能够以持续的数据传输
每两个字节1.25纳秒（每16个字节为10ns ） 。
对了Direct RDRAM的结构允许的最高
持续的带宽为多，同时随机
寻址的存储器事务。单独的控制和
数据总线具有独立的行和列控产量
95％以上的公交车的效率。直接RDRAM的32银行
最多支持四个同步交易。
体系化的特点为移动，图形和通信
阳离子包括电源管理，字节屏蔽。
初步
直接RDRAM
三星001
K4R271669D-TCxx
图1 ：直接RDRAM CSP封装
在128Mbit的了Direct RDRAM提供在水平
中央国债扇出CSP 。
关键时序参数/部件号
速度
组织
化
256Kx16x32s
a
箱子
I / O
频率。
兆赫
t
RAC
（行
ACCESS
时间） NS
特点
每个DRAM器件的最高持续带宽
-
1.6GB/s
持续数据传输率
- 独立的控制与数据总线的最大化
效率
- 独立的行和列控制总线的
简单的调度和最高性能
- 32银行：四笔交易可以发生simul-
taneously全带宽的数据传输速率
低延迟特性
产品型号
-CS8
800
45
K4R271669D-T
b
CS8
a.
“32s”
- 32银行的使用
“分裂”
银行建筑。
b.
“T”
- 无铅封装的消费者。
- 写缓存以减少读取延迟
- 对控制器的灵活性3预充电机制
- 交叉交易
先进的电源管理：
- 多种低功耗状态可在电源的灵活性
消费随时间转变到激活状态
- 掉电自刷新
组织： 1K字节页和32银行， ×16
- x16组织的低成本应用
采用RAMBUS信号级（ RSL）的高达800MHz
手术
WBGA包（ 54球）
第1页
1.0版2001年12月
K4R271669D
引脚排列及定义
下面的表显示了中心 - 的引脚分配
保税扇出CSP封装RDRAM 。
表1 ：中心保税扇出CSP设备（顶视图）
7
6
5
4
3
2
1
顶视图
SCK
Vcmos
NC
GND
DQA6
DQA3
VDD
DQA1
DQA0
GND
VREF
CTMN
GND
RQ7
CTM
VDD
RQ1
RQ4
DQA7
GND
CMD
DQA4
DQA5
VDD
CFM
DQA2
GND
CFMN
VDDA
GNDA
RQ5
RQ6
VDD
RQ3
RQ2
GND
初步
直接RDRAM
DQB0
DQB1
VDD
DQB4
DQB5
VDD
DQB7
GND
SI00
GND
DQB2
RQ0
GND
DQB6
DQB3
SIO1
Vcmos
NC
A
B
C
D
E
F
G
H
J
B 。热门标记的例子
三星001
K4R271669D-TCxx
顶视图
芯片
对于消费类封装，引脚1 （第1行， COL A）是
位于上侧和A1在A1的位置
位置标记由标记
“
“
.
第2页
1.0版2001年12月
K4R271669D
初步
直接RDRAM
表2 ：引脚说明
信号
SIO1,SIO0
I / O
I / O
TYPE
CMOS
a
CMOS
a
＃引脚
中心
2
描述
串行输入/输出。引脚用于读取和写入控制寄存器
使用串行访问协议字符。也可用于电源管理。
指令输入。配合使用SIO0和SIO1用于读取标签
从和写入到控制寄存器。也可用于电源管理
换货。
串行时钟输入。用于读取和写入到所述时钟源
控制寄存器
电源电压的RDRAM芯和接口逻辑。
电源电压为RDRAM模拟电路。
电源电压CMOS输入/输出引脚。
对RDRAM的核心和接口的参考地。
对RDRAM的模拟电路的参考地。
数据字节A.八针携带的读取或写入数据之间的字节
通道和RDRAM 。
时钟的主。接口时钟用于从接收信号RSL
海峡。正极性。
时钟的主。接口时钟用于从接收信号RSL
海峡。负极性
逻辑阈值的参考电压信号RSL
时钟掌握。接口时钟用于发送的RSL信号到
通道。负极性。
时钟掌握。接口时钟用于发送的RSL信号到
通道。正极性。
行访问控制。三个引脚包含控制和地址信息
重刑行的访问。
列访问控制。五个引脚包含控制和地址信息
重刑列的访问。
数据字节B.Eight销，它们携带的读取或写入的数据之间的字节
通道和RDRAM 。
无连接。
CMD
I
1
SCK
I
CMOS
a
1
V
DD
V
DDA
V
CMOS
GND
GNDA
DQA7..DQA0
I / O
RSL
b
RSL
b
RSL
b
6
1
2
9
1
8
CFM
I
1
CFMN
I
1
V
REF
CTMN
I
RSL
b
RSL
b
RSL
b
RSL
b
RSL
b
1
1
CTM
I
1
RQ7..RQ5或
ROW2..ROW0
RQ4..RQ0或
COL4..COL0
DQB7..
DQB0
NC
I
3
I
5
I / O
8
2
54
每包的总针数
一。所有CMOS信号是高真;高电压是逻辑1和低电压是逻辑零。
B 。所有RSL信号是低电平有效;低电压为逻辑1和高电压是逻辑零。
第3页
1.0版2001年12月
QQ：2880707522 复制
