K4C89363AF
2,097,152字×4 BANKS ×36 - BITS双倍数据速率网络DRAM
描述
K4C89363AF是CMOS双数据速率网络的DRAM含有301989888存储器单元。 K4C89363AF的组织结构
2,097,152字×4银行X36位。 K4C89363AF采用全同步操作参考时钟边沿使所有操作
系统蒸发散是在一个时钟输入使高性能和简单的用户界面共存的同步。 K4C89363AD可以
与普通DDR SDRAM相比，操作速度快的核心循环。
K4C89363AF适合于服务器，网络和其他应用中，大的存储器密度和低功耗是
所需。输出驱动器为网络DRAM能够在轻负载条件下的高品质的快速数据传输。
特点
K4C89363AF
参数
F6
CL = 4
t
C k的
C L摄氏度K C的 L E T I M E （ M | N ）
CL = 5
CL = 6
t
RC
andom EAD / W仪式 ycle牛逼IME （分钟）
t
R A
R A N D 米A C C （E S）式T I M E（ M | N ）
I
D D 1个S
操作摄像光凭目前 （ singlebank ） （最大值）
I
D D 2 S
P 2 O宽E R D所 W N ú R R简吨（米X）
I
D D 3 S
发E升的F - 由于F R （E S）矫顽ü R R简吨（米X）
完全同步操作
- 双数据速率（ DDR ）
- 数据的输入/输出与DS / QS的两个边缘同步。
- 差分时钟（ CLK和C L K）输入
- CS ， FN和所有地址输入信号进行采样，在CLK的上升沿。
- 输出数据（的DQ和QS ）被对齐到CLK和CLK的交叉点。
3.0 ns的快速最小时钟周期时间
- 时钟： 333 MHz的最高
- 数据： 666 Mbps的/针最大
四路独立的银行操作
快速周期和短延迟
可选的数据选通（单向/双向数据选通）
分布式自动刷新周期3.9us
自刷新
掉电模式
变量写入长度控制
写延时= C A S延迟1
可编程 A S延迟和突发长度
- C A S Laatency = 4 ， 5 ， 6
- 突发长度= 2,4
组织： 2,097,152字× 4组×36位
P 2 O宽E R 5 ü P P L Y诉 L T A G é V
DD
: 2 . 5 V
±
0 . 1 2 5 V
V
DDQ
: 1 . 8 V
±
0 . 1 V
1.8V CMOS I / O符合SSTL - 1.8 （半强度的驱动程序）
包装： 144Ball BGA ， 1毫米X球间距为0.8mm
JTAG （用于X36 ）
注意：网络DRAM是三星电子的商标有限公司
4.0纳秒
3.33纳秒
3.0ns
20.0纳秒
20.0纳秒
待定
待定
待定
FB
4.5纳秒
3.75纳秒
3.33纳秒
22.5纳秒
22.5纳秒
待定
待定
待定
F5
5.0纳秒
4.5纳秒
4.0纳秒
25纳秒
25纳秒
待定
待定
待定
- 3 -
REV 。 0.0 2002年11月
QQ：2880707522 复制
