可编程逻辑器件8840V
3.3V在系统可编程
SuperBIG 高密度PLD
特点
SuperBIG高密度的系统内
可编程逻辑
3.3V电源
- 45000 PLD盖茨/ 840宏单元
- 192-312 I / O引脚支持3.3V / 2.5V的I / O
- 1152寄存器
- 高速全球和大快Megablock （ BFM ）
互联
- 宽20个宏单元的通用逻辑块（ GLB ）的
高性能
- 宽输入门控（每44 GLB的输入），用于快速
计数器，状态机，地址解码器等。
- PCB ，高效的球栅阵列（ BGA ）封装
选项
高性能é
2
CMOS
技术
—
f
最大
= 125 MHz的最高工作频率
—
t
pd
= 8.5 ns的传播延迟
- 电可擦除和可重复编程
- 非易失性
- 可编程的速度/功率逻辑路径
优化
在系统可编程
- 提高生产良率，减少时间用于─
市场和提高产品质量
- 重新编程锡焊设备的快速调试
100 ％的IEEE 1149.1边界扫描可测试性和
3.3V在系统可编程
架构特性
- 增强的引脚锁定结构，对称
连接通过分层通用逻辑块
大快Megablock和全局路由飞机
- 乘积项共享阵列最多可支持28
每个宏单元输出产品条款
- 宏单元支持并发组合和
注册函数
- 嵌入式三态总线可以作为内部
三态总线或外部的扩展
三态总线
- 宏单元和I / O寄存器具有多种控制
选项，包括设置，复位和时钟使能
- I / O引脚支持可编程总线保持，引体向上，
漏极开路和压摆率选项
- 独立的VCCIO电源以支持3.3V或
2.5V输入/输出逻辑电平
- I / O单元寄存器编程为输入注册
快速建立时间或输出寄存器中的快速时钟到
输出时间
ispDesignEXPERT - 逻辑编译器和COM-
完整的ISP器件设计系统免受高密度脂蛋白
合成THROUGH在系统编程
- 业绩卓越的品质
- 紧密集成了领先的CAE供应商工具
- 提高生产率的时序分析，探索
工具，时序仿真和ispANALYZER
- PC和UNIX平台
功能框图
12
I / O
12
I / O
12
I / O
12
I / O
12
I / O
12
I / O
12
I / O
大快Megablock 0
12
I / O
12
I / O
大快Megablock 1
12
I / O
12
I / O
大快Megablock 2
全球路由平面
12
I / O
12
I / O
大快Megablock 3
12
I / O
12
I / O
大快Megablock 4
12
I / O
12
I / O
大快Megablock 5
12
I / O
12
I / O
大快Megablock 6
12
I / O
边界
扫描
12
I / O
12
I / O
12
I / O
12
I / O
12
I / O
12
I / O
8840v块
可编程逻辑器件8000V系列说明
在系统可编程逻辑器件8000V系列的注册密集， 3.3V
SuperBIG在系统可编程逻辑器件
根据120登记宏观大快Megablocks
细胞和一个全局路由平面（ GRP）的结构
互联大快Megablocks 。每个大快
Megablock包括安排120注册宏蜂窝
在6组，每组20 ，一组20被称为一个
通用逻辑块，或GLB 。中大快
Megablock ，一大快Megablock路由池（ BRP ）
互联六个GLBs到彼此和24大
版权所有2000莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改，恕不另行通知。
莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA
电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com
2000年7月
8840v_03
1
特定网络阳离子
可编程逻辑器件8840V
功能框图
图1.系统可编程逻辑器件8840V功能框图（透视）
大快Megablock路由池（ BRP ）
大快Megablock路由池（ BRP ）
大快Megablock路由池（ BRP ）
大快Megablock路由池（ BRP ）
全球路由平面（ GRP ）与三态公交线路
2
特定网络阳离子
可编程逻辑器件8840V
可编程逻辑器件8000V系列说明（续）
快速Megablock I / O单元可选的I / O寄存器。该
全球路由平面相互连接的大快
Megablocks有额外的全局I / O的可选I / O
寄存器。 192 I / O版本包含72大快
Megablock I / O和全球120个I / O ，而312 -I / O
版本包含168大快Megablock I / O和144
全球性的I / O 。
在大快Megablock从GLBs输出可以驱动
无论是大快Megablock路由大内的游泳池
快速Megablock之间的全球路由平面
大快Megablocks 。交换资源是亲
单元提供允许在全局路由平面信号以驱动
任何或所有设备中的大快速Megablocks 。这
机制允许快速，高效的连接，无论是在
大的快速Megablocks并在它们之间。
每个GLB包含20个宏单元和一个完全填充，
可编程与阵列82的逻辑产品方面。
该GLB有从大快Megablock投入44
路由池这是两个真实和完井提供
换货形式为每个乘积项。到这些输入20
可以被切换以提供本地反馈到GLB
对于逻辑功能需要它。的80个通用
乘积项可被分成20组4和
送入一个乘积项共享阵列（ PTSA ），这
允许分享的最多28个乘积项为
一个单一的功能。可替换地， PTSA可以是逐
通过对四个方面的产品或更小的功能。
20注册宏单元中的GLB由从动
20输出从对甲苯磺酸或对甲苯磺酸绕行。每
宏单元包含一个可编程的异或门一家亲
可编程寄存器/锁存器/双稳触发器和
必要的时钟和控制逻辑以允许组合
或注册操作。每个宏单元有两个输出端，
一个输出可以被反馈的GLB到AND-内
阵列，而另一个输出驱动器既大快
Megablock路由池和全球路由平面。
从宏蜂窝这种双输出能力允许
有效地使用硬件资源。可以将一个输出
是，例如，一个注册功能，而其他
输出可以是一个不相关的组合函数。
宏单元的寄存器可以从几个中的一个时钟源
全球性的，局部或产品长期使用上的时钟
装置。全球，本地和乘积项时钟使能
还提供了无需栅极时钟
宏蜂窝寄存器。复位和预置的宏
寄存器是从全局和长远的产品提供
信号。所有这些控制信号的极性为
可选择在单个宏小区的基础。宏观
细胞寄存器可以被编程成作为一个D型
寄存器，一个D型流通式闩锁或T型触发器。
从GLB 20输出可以驱动两个大快
大快Megablock内Megablock路由池
与大快的全球路由平面
Megablocks 。大快Megablock路由池CON-
tains通用跟踪其互连六
大快Megablock和专用内GLBs
曲目从大快Megablock我的信号/ O
细胞。全球路由平面包含一般用途
构成曲目互联大快Megablocks
并且还进行从I / O的连接到所述信号
全球路由平面。
/产生了我的控制信号O单元寄存器
使用一个额外的乘积项的每个GLB内，或使用
专用输入引脚。每个GLB有两个额外的产品
术语超出80可用于宏小区的逻辑。
第一附加乘积项作为一个可选
共享乘积项时钟内的所有宏
GLB 。然后将第二附加乘积项被路由
到I /使用O控制总线独立的路由结构
从大快Megablock路由池和全球
路由平面。使用单独的控制总线路由
结构允许在I / O寄存器有许多控制
与上GLBs的互连没有影响信号
而大快Megablocks 。在I / O控制总线分成
四个象限，每个服务于I / O单元控制重
要求，可在设备的一个边缘。在信号
控制总线可通过任何或全部可以独立地选自
I / O单元作为时钟，时钟使能，输出使能，
复位或预置。
每个大快Megablock有24个I / O单元。全球
路由池有144 I / O单元。每个I / O单元可
配置为组合输入，组合输出
放，输入注册的，注册输出或双向
I / O 。 I / O单元寄存器可以从几个之一主频
这是选择全球，本地或乘积项时钟
从I / O控制总线。全球和产品长期时钟
使还提供，省去了用户
到栅极的时钟输出到I / O单元的寄存器。复位和预置
用于I / O单元寄存器从全局和设置
产品长期信号。所有这些控制的极性
信号是可选的一个单独的I / O单元的基础。该
I / O单元的寄存器可以被编程为作为D-
类型寄存器或D型锁存器。
输入阈值是固定的，在其符合水平
3.3V和2.5V接口。能输出驱动器
来源4mA到沉8毫安（ 3.3V输出电源） 。该
3
特定网络阳离子
可编程逻辑器件8840V
可编程逻辑器件8000V系列说明（续）
输出驱动器具有单独的VCCIO电源
这是独立于主电源VCC为的
装置。此功能允许输出驱动器从运行
3.3V或2.5V ，而该设备的逻辑永远是
从供电3.3V 。输出驱动器还提供了
独立的可编程边沿速率和漏极开路
能力。可编程的上拉电阻提供给
配合关闭未使用的输入和可编程总线保持锁存器
可容纳三态输出，在他们的最后有效状态
直到总线由另一个设备再次驱动。
在系统可编程逻辑器件8000V系列具有3.3V ，非易失性IN-
系统编程为逻辑和
互连结构，提供了装置来开发
真正的可重构系统。编程实现
通过行业标准的IEEE 1149.1兼容
使用JTAG协议边界扫描接口。 Bound-
元扫描测试是通过相同的接口也支持。
提供增强的，多细胞的安全方案
防止读取JEDEC编程文件
固定时。后使用该设备已被保护
这种机制，以清除安全的唯一方式是向
执行批量擦除指令。
tioned成不同的总线宽度，如12 9线
公交车，六18线巴士或三个36线巴士。该
GLBs可动态共享全球的一个子集
路由平面轨道。此功能省去了
转换三态总线宽多路复用器上亲
可编程器件。每个GLB最多18个宏单元可以
参与驱动的嵌入式三态总线。该
剩余的每GLB 2宏小区被用于产生
在每个数据的内部三态驱动器的控制信号
字节（带奇偶校验） 。嵌入式三态总线，也可以
被配置成外部三态总线的扩展
使用I / O单元的双向功能CON-
连接至全球路由平面。全球路由
平面I / O的0-8和15-23的每一个组（I / OGX作为
在I / O引脚位置表定义）可以连接到
内部三态总线，以及单向/非
三态全局路由通道。 I / O的9-14只连接到
全局路由通道。
嵌入式三态总线内部总线保持，
为了仲裁功能，使功能更加
“用户友好”总线保持功能，保持内部
在公交车，当公交车是之前的驱动逻辑状态
没有驱动，以消除总线浮动。总线仲裁
“先来先服务”的优先执行。在其他
也就是说，一旦一个逻辑块驱动总线，其他逻辑
块不能驾驶公交车，直到第一个释放总线。
该仲裁功能可以防止内部总线争
当两个总线之间的重叠使显
良。通常情况下，它需要大约为3ns解决一个总线
信号即将下车到另一个总线信号驱动
总线。仲裁功能，并结合可预测
该CPLD的能力，使得嵌入式三态总线
最实际的现实世界总线实施。
可编程逻辑器件8840V说明
在系统可编程逻辑器件8840V器件具有7大快Megablocks
总共7× 120 = 840个宏单元。
每个大快Megablock共有24个I / O单元和
全球路由平面共拥有144 I / O单元。这
给（ 7× 24 ） + 144 = 312的I / O为全面的I / O版本，
而部分I / O版本包含72大快
Megablock的I / O +全球120个I / O = 192个I / O 。
在该装置的总的寄存器是宏单元的总和
再加上I / O单元， 840 + 312 = 1152的寄存器。
嵌入式三态总线
有一个108行嵌入内部三态总线作为部件
全球路由平面（ GRP ） ，使多个的
GLBs驱动相同的轨道。该总线可分区
4
QQ：2880707522 复制
