ispGDS22/18/14
在系统可编程
通用数字开关
TM
特点
高速开关矩阵
- 7.5 ns的最大传播延迟
- 典型电流Icc = 25毫安
- UltraMOS
先进的CMOS技术
灵活的I / O MACROCELL
- 任何I / O引脚可以输入,输出或固定
TTL高或低
- 可编程输出极性
- 多路输出可以由一个输入驱动
在系统可编程( 5伏ONLY)
- 不到一秒钟的编程时间
- 4线编程接口
- 最低万编程/擦除周期
E
2
电池技术
- 非易失性可编程细胞
- 100%测试/ 100 %的收益率
- 高速电擦除( <100ms )
- 20年的数据保存
应用程序包括:
- 软件驱动硬件配置
- 多个DIP开关更换
- 附加板的软件配置
- 可配置的解决I / O板的
- 多个时钟源选择
- 交叉矩阵开关
用于识别电子签名
功能框图( ispGDS22 )
A0
A1
A2
A3
I / O单元
I / O单元
I / O单元
I / O单元
I / O单元
I / O单元
I / O单元
I / O单元
I / O单元
I / O单元
I / O单元
银行
A4
A5
A6
A7
A8
A9
A10
可编程
开关矩阵
I / O单元
I / O单元
I / O单元
I / O单元
I / O单元
I / O单元
I / O单元
I / O单元
I / O单元
I / O单元
B1
B10
B9
B8
B7
B6
B5
B4
B3
B2
B组
I / O单元
关闭,只有当C0 = 1和C1 = 0
VCC
4 : 1 MUX
01
开关
矩阵
10
11
00
C2
C1
C0
描述
莱迪思半导体公司ispGDS 系列是一个理想的解决方案
重新配置系统的信号路由或更换DIP开关
用于特征选择。在今天的需求,为客户
易用性,有必要对硬件是很容易
电子重新配置,无需拆卸系统。该
ispGDS装置通过替换现有的解决这一挑战
开关与软件配置的解决方案。由于每个I / O引脚
可以被设置为一个独立的逻辑电平,则ispGDS设备可以
大约有一半的针数替代大部分DIP开关的功能,
并且无需额外的上拉电阻。此外
以DIP开关更换,将ispGDS设备是有用
信号路由交叉矩阵开关。这是唯一的非易失性
设备在市场上,可以提供这种灵活性。
凭借7.5ns的最大公吨,而只有25一个典型的有源电流Icc
毫安,这些器件提供最大的性能在非常低的
功率电平。该ispGDS设备可以在-系被编程
统,采用5伏的信号只通过简单的4线编程
明接口。该ispGDS设备使用制造
莱迪思半导体公司的先进的非易失性ê
2
CMOS工艺
它结合了CMOS与电可擦除(E
2
)浮栅
技术。高速擦写次数( <100ms )允许设备
可以快速和有效地重新编程。
每个I / O宏单元可被配置为输入,反相
或者非反相输出,或一个固定的TTL高或低的输出。任何
I / O引脚可以通过在对岸的任何其他I / O引脚驱动。
单个输入可在对岸驱动一个或多个输出,
允许信号(如时钟)将要分配给多个沙漠
tinations在黑板上,在软件控制下。在I / O的接受
和驱动TTL电压电平。
独特的测试电路和可编程细胞允许完成
交流,直流,并在制造过程中进行功能测试。其结果,
莱迪思半导体公司能够提供100%视野可编
相容性和所有莱迪思半导体产品的功能。在
此外,万擦/写周期,数据保存超过
20年被指定。
版权所有1997莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有
更改,恕不另行通知。
莱迪思半导体股份有限公司, 5555东北摩尔的Ct 。 ,俄勒冈州希尔斯伯勒97124 , USA
电话: ( 503 ) 268-8000 ; 1-800- LATTICE ; FAX ( 503 ) 268--8037 ; http://www.latticesemi.com
1997年7月
ispgds_02
B0
I / O单元
特定网络阳离子
ispGDS
ispGDS系列概述
还有的ispGDS家族的三个成员, ispGDS22 ,
ispGDS18和ispGSD14 。该部分的数值部
名称表示的I / O单元的数量可用。所有的
器件采用DIP封装,与ispGDS22和
ispGDS14的也是一个PLCC封装。每个
设备的操作相同,唯一的区别是
的I / O单元可数。
该ispGDS设备通过一个四针的所有编程
接口,利用TTL电平信号。这四个专用的编程
明引脚被命名为MODE , SDI ,SDO和SCLK 。不高
电压是必要的,根据需要进行编程的电压是
内部产生。整个器件的编程中, includ-
荷兰国际集团擦除,可以在不到一秒的时间内完成。在
编程操作,所有的I / O引脚为三态。进一步
编程过程中的细节可以在在 - 发现
系统编程部分后面的数据表。
是在I / O单元中的每个设备均分为两个存储体
(银行A和银行B) 。每个I / O单元可以被配置为
输入端,一个反相输出端,一个非反相输出,或设定为一个固定
TTL高或低。开关矩阵连接的I / O组,
允许在一个存储体的I / O元件可以连接到任何的I /
O单元中的其他银行。配置为输入一个单一的I / O单元
可以在其他银行开一个或多个I / O单元。完整的I / O
宏小区,这是相同的每个I / O引脚,示
下文。允许的配置示于下面的
页。
器件编程
该ispGDS系列器件采用了标准的JEDEC文件,如
用于可编程逻辑器件,来描述设备的亲
编程信息。流行的逻辑编译器,如ABEL
而中国政法大学,能产生对这些设备的JEDEC文件。
JEDEC的文件可以用来编程的ispGDS设备
以多种方式,其示于标题为ISP
架构和编程。
电子签名
电子签名字上设置有每ispGDS
装置。它包含了32位可重编程存储器中,可以
包含用户定义的数据。有些用途包括用户ID码,
版本号,或库存控制。
注:电子签名是包含在校验
计算。改变电子签名将改变
在JEDEC fusemap保险丝校验。
在系统可编程
该ispGDS系列器件的功能,在系统可编程
技术。通过将所有的高电压编程
电路芯片上,编程可以通过简单地实现
数据移位到器件中。一旦该功能被编程,
非易失性
2
CMOS电池也不会丢失的格局,甚至
当电源被关断。
所有必要的程序,通过4个TTL电平逻辑进行
接口信号。这四个信号被馈送到片上
编程电路,其中一个状态机控制
编程。的接口信号为串行数据输入(SDI) ,
串行数据输出( SDO ) ,串行时钟( SCLK )和模式( MODE )
控制权。有关内部状态的操作细节
机和ispGDS设备请参阅编程
在这个数据的ISP架构和编程节
本书。
4
特定网络阳离子
ispGDS
I / O宏单元
关闭,只有当C0 = 1和C1 = 0
VCC
4 : 1 MUX
01
开关
矩阵
10
11
00
C2
C1
C0
I / O宏单元配置
配置为高电平有效输出
从
开关
矩阵
- C0 = 0.
- C1 = 1.
- C2 = 1.
配置为低电平有效输出
从
开关
矩阵
- C0 = 0.
- C1 = 0.
- C2 = 1.
配置固定的TTL输出高
VCC
- C0 = 0.
- C1 = 1.
- C2 = 0.
配置固定的TTL输出低
- C0 = 0.
- C1 = 0.
- C2 = 0.
配置专用输入
To
开关
矩阵
- C0 = 1.
- C1 = 0.
- C2 = 1.
注1:开发软件会自动配置所有的建筑控制位,并检查适当的引脚使用。
注2 :对未使用引脚的默认配置是设置为1的所有配置位,其产生的三态输出。
5