IS89C52
IS89C52
CMOS单芯片
8位微控制器
用FLASH的8 - K字节
ISSI
1998年11月
概述
ISSI
特点
基于80C51架构
片上可编程的Flash 8字节
内存
256 ×8 RAM
- 3个16位定时器/计数器
全双工串行通道
布尔处理器
4个8位I / O端口， 32个I / O口线
内存寻址能力
- 64K的ROM和64K RAM
程序存储器锁
- 锁定位（ 3 ）
省电模式：
- 空闲和掉电
八个中断源
大多数指令在执行0.3
s
CMOS和TTL兼容
最大速度： 40兆赫@ VCC = 5V
工业应用温度
??可用的软件包：
- 40引脚DIP
- 44引脚PLCC
- 44引脚PQFP
该
ISSI
IS89C52是一个高性能的微控制器
制作采用高密度CMOS技术。该
CMOS IS89C52与功能兼容
行业标准80C51微控制器。
该IS89C52设计与闪存8字节
内存， 258 ×8 RAM; 32个可编程I / O线;串行
对于无论是多机通信的I / O端口， I / O
扩展或全双工UART ; 3个16位定时器/计数器;
八源，双优先级，嵌套中断
结构;和片上振荡器和时钟电路。该
IS89C52可以使用标准的TTL兼容扩展
内存。
T2/P1.0
T2EX/P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
RxD/P3.0
TxD/P3.1
INT0/P3.2
INT1/P3.3
T0/P3.4
T1/P3.5
WR/P3.6
RD/P3.7
XTAL2
XTAL1
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
VCC
P0.0/AD0
P0.1/AD1
P0.2/AD2
P0.3/AD3
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
EA / VPP
ALE / PROG
PSEN
P2.7/A15
P2.6/A14
P2.5/A13
P2.4/A12
P2.3/A11
P2.2/A10
P2.1/A9
P2.0/A8
图1. IS89C52引脚配置： 40引脚PDIP
ISSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供最好的产品的权利。我们对任何错误概不负责其
可能出现在本出版物中。 版权所有1998年，集成硅解决方案公司
集成的芯片解决方案，公司 - 1-800-379-4774
MC013-1C
11/21/98
1
IS89C52
ISSI
P1.1/T2EX
P0.0/AD0
P0.1/AD1
P0.2/AD2
P0.3/AD3
P1.0/T2
指数
P1.5
P1.6
P1.7
RST
RxD/P3.0
NC
TxD/P3.1
INT0/P3.2
INT1/P3.3
T0/P3.4
T1/P3.5
7
8
9
10
11
12
13
14
15
16
17
6
5
4
3
2
1
44
VCC
P1.4
P1.3
P1.2
NC
43
42
41
40
39
38
37
36
35
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
EA / VPP
NC
ALE / PROG
PSEN
P2.7/A15
P2.6/A14
P2.5/A13
顶视图
34
33
32
31
30
29
18
19
20
21
22
23
24
25
26
27
28
GND
NC
A8/P2.0
A9/P2.1
A10/P2.2
A11/P2.3
图2. IS89C52引脚配置： 44引脚PLCC
2
集成的芯片解决方案，公司 - 1-800-379-4774
MC013-1C
11/21/98
A12/P2.4
WR/P3.6
RD/P3.7
XTAL2
XTAL1
IS89C52
ISSI
P1.1/T2EX
P0.0/AD0
P0.1/AD1
P0.2/AD2
P0.3/AD3
P1.0/T2
P1.4
P1.3
P1.2
44
P1.5
P1.6
P1.7
RST
RxD/P3.0
NC
TxD/P3.1
INT0/P3.2
INT1/P3.3
T0/P3.4
T1/P3.5
1
2
3
4
5
6
7
8
9
10
11
12
43
42
41
40
39
V
CC
38
NC
37
36
35
34
33
32
31
30
29
29
27
26
25
24
23
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
EA
NC
ALE
PSEN
P2.7/A15
P2.6/A14
P2.5/A13
13
14
15
16
17
18
19
20
21
22
A10/P2.2
A11/P2.3
图3. IS89C52引脚配置： 44引脚PQFP
集成的芯片解决方案，公司 - 1-800-379-4774
MC013-1C
11/21/98
A12/P2.4
WR/P3.6
RD/P3.7
XTAL2
XTAL1
GND
NC
A8/P2.0
A9/P2.1
3
IS89C52
ISSI
P2.0-P2.7
P0.0-P0.7
VCC
P2
DRIVERS
P0
DRIVERS
GND
地址
解码器
& 256
字节RAM
地址
解码器
＆放大器;
8K闪存
3锁定位
＆放大器;
32字节
加密
RAM地址
注册
P2
LATCH
P0
LATCH
B
注册
堆
点
加
节目
地址
注册
PCON SCON
T2CON TH0
TL1
TH2
RCAP2L SBUF
TMOD TCON
TL0
TH1
TL2 RCAP2H
IE
IP
TMP2
TMP1
节目
计数器
中断块
串行端口模块
定时器BLOCK
ALU
PC
增量
PSW
卜FF器
PSEN
ALE / PROG
RST
EA / VPP
定时
和
控制
指令
注册
DPTR
P3
LATCH
振荡器
XTAL1
XTAL2
P3
DRIVERS
P1
LATCH
P1
DRIVERS
P3.0-P3.7
P1.0-P1.7
图4. IS89C52框图
4
集成的芯片解决方案，公司 - 1-800-379-4774
MC013-1C
11/21/98
IS89C52
表1.详细的引脚说明
符号
ALE /
PROG
PDIP
30
PLCC
33
PQFP
27
I / O
I / O
名称和功能
ISSI
EA
/V
PP
地址锁存使能：
输出脉冲用于锁存低字节
的地址到外部存储器中的地址。在
正常操作时， ALE在1/6的恒定速率发射
振荡器的频率，并且可以用于外部定时或
时钟。请注意，一个ALE脉冲在每个跳过
访问外部数据存储器。该引脚也是计划
脉冲输入（
PROG
）在Flash编程。
31
35
29
I
外部访问允许：
EA
必须从外部保持低
使设备能够从外部程序存储器取码
位置0000H到FFFFH 。如果
EA
保持高电平时，器件
从内部程序存储器，除非该程序执行
计数器包含的地址不是0FFFH更大。这也
接收12V的编程使能电压（V
PP
）在
闪存编程。
端口0 ：
P0口是一个8位漏极开路双向I / O口。端口
0引脚具有写入其中1秒浮起并可以用作高
阻抗输入。 P0口还复低位
地址和数据总线时访问外部程序和
数据存储器。在这种应用中，它使用强大的内部上拉
发送1 。
P0口也可编程期间接收的字节码
存储器编程和输出过程中的字节码
程序验证。在亲需要外部上拉电阻
克验证。
端口1 ：
端口1是一个具有内部的8位双向I / O口
上拉电阻。 P1口有写信给他们1秒被拉高
由内部上拉和可以被用作输入。作为输入，
P1口被外部拉低，将输出电流
由于内部上拉的。 （见DC特性：I
IL
).
端口1输出缓冲器可吸收/ 4个TTL输入。
端口1还闪存在接收低位地址字节
编程和VERI网络阳离子。
P0.0-P0.7
39-32
43-36
37-30
I / O
P1.0-P1.7
1-8
2-9
40-44
1-3
I / O
1
2
P2.0-P2.7
21-28
2
3
24-31
40
41
18-25
I
I
I / O
T2 （ P1.0 ） ：
定时器/计数器2的外部计数输入。
T2EX （ P1.1 ） ：
定时器/计数器2的触发输入。
端口2 ：
端口2是一个具有内部的8位双向I / O口
上拉电阻。 P2口有写信给他们1秒被拉高
由内部上拉和可以被用作输入。作为输入，
P2口被外部拉低，将输出电流
由于内部上拉的。 （见DC特性：I
IL
).
端口2时，从取发出的高位地址字节
外部程序存储器，并在对外部数据的访问
内存采用16位地址（ MOVX @ DPTR ） 。在这
应用程序， P2口使用很强的内部上拉时发
1秒。在使用8位的外部数据存储器的访问
地址（ MOVX @日[I = 0，1 ] ），端口2发出的内容
在P2特殊功能寄存器。
端口2还接收高阶比特和一些控制
在Flash编程和验证信号。 P2.6和
P2.7是控制信号，而芯片上的程序和
删除。
集成的芯片解决方案，公司 - 1-800-379-4774
MC013-1C
11/21/98
5
IS89C52
IS89C52
CMOS单芯片
8位微控制器
用FLASH的8 - K字节
ISSI
1998年11月
概述
ISSI
特点
基于80C51架构
片上可编程的Flash 8字节
内存
256 ×8 RAM
- 3个16位定时器/计数器
全双工串行通道
布尔处理器
4个8位I / O端口， 32个I / O口线
内存寻址能力
- 64K的ROM和64K RAM
程序存储器锁
- 锁定位（ 3 ）
省电模式：
- 空闲和掉电
八个中断源
大多数指令在执行0.3
s
CMOS和TTL兼容
最大速度： 40兆赫@ VCC = 5V
工业应用温度
??可用的软件包：
- 40引脚DIP
- 44引脚PLCC
- 44引脚PQFP
该
ISSI
IS89C52是一个高性能的微控制器
制作采用高密度CMOS技术。该
CMOS IS89C52与功能兼容
行业标准80C51微控制器。
该IS89C52设计与闪存8字节
内存， 258 ×8 RAM; 32个可编程I / O线;串行
对于无论是多机通信的I / O端口， I / O
扩展或全双工UART ; 3个16位定时器/计数器;
八源，双优先级，嵌套中断
结构;和片上振荡器和时钟电路。该
IS89C52可以使用标准的TTL兼容扩展
内存。
T2/P1.0
T2EX/P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
RxD/P3.0
TxD/P3.1
INT0/P3.2
INT1/P3.3
T0/P3.4
T1/P3.5
WR/P3.6
RD/P3.7
XTAL2
XTAL1
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
VCC
P0.0/AD0
P0.1/AD1
P0.2/AD2
P0.3/AD3
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
EA / VPP
ALE / PROG
PSEN
P2.7/A15
P2.6/A14
P2.5/A13
P2.4/A12
P2.3/A11
P2.2/A10
P2.1/A9
P2.0/A8
图1. IS89C52引脚配置： 40引脚PDIP
ISSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供最好的产品的权利。我们对任何错误概不负责其
可能出现在本出版物中。 版权所有1998年，集成硅解决方案公司
集成的芯片解决方案，公司 - 1-800-379-4774
MC013-1C
11/21/98
1
IS89C52
ISSI
P1.1/T2EX
P0.0/AD0
P0.1/AD1
P0.2/AD2
P0.3/AD3
P1.0/T2
指数
P1.5
P1.6
P1.7
RST
RxD/P3.0
NC
TxD/P3.1
INT0/P3.2
INT1/P3.3
T0/P3.4
T1/P3.5
7
8
9
10
11
12
13
14
15
16
17
6
5
4
3
2
1
44
VCC
P1.4
P1.3
P1.2
NC
43
42
41
40
39
38
37
36
35
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
EA / VPP
NC
ALE / PROG
PSEN
P2.7/A15
P2.6/A14
P2.5/A13
顶视图
34
33
32
31
30
29
18
19
20
21
22
23
24
25
26
27
28
GND
NC
A8/P2.0
A9/P2.1
A10/P2.2
A11/P2.3
图2. IS89C52引脚配置： 44引脚PLCC
2
集成的芯片解决方案，公司 - 1-800-379-4774
MC013-1C
11/21/98
A12/P2.4
WR/P3.6
RD/P3.7
XTAL2
XTAL1
IS89C52
ISSI
P1.1/T2EX
P0.0/AD0
P0.1/AD1
P0.2/AD2
P0.3/AD3
P1.0/T2
P1.4
P1.3
P1.2
44
P1.5
P1.6
P1.7
RST
RxD/P3.0
NC
TxD/P3.1
INT0/P3.2
INT1/P3.3
T0/P3.4
T1/P3.5
1
2
3
4
5
6
7
8
9
10
11
12
43
42
41
40
39
V
CC
38
NC
37
36
35
34
33
32
31
30
29
29
27
26
25
24
23
P0.4/AD4
P0.5/AD5
P0.6/AD6
P0.7/AD7
EA
NC
ALE
PSEN
P2.7/A15
P2.6/A14
P2.5/A13
13
14
15
16
17
18
19
20
21
22
A10/P2.2
A11/P2.3
图3. IS89C52引脚配置： 44引脚PQFP
集成的芯片解决方案，公司 - 1-800-379-4774
MC013-1C
11/21/98
A12/P2.4
WR/P3.6
RD/P3.7
XTAL2
XTAL1
GND
NC
A8/P2.0
A9/P2.1
3
IS89C52
ISSI
P2.0-P2.7
P0.0-P0.7
VCC
P2
DRIVERS
P0
DRIVERS
GND
地址
解码器
& 256
字节RAM
地址
解码器
＆放大器;
8K闪存
3锁定位
＆放大器;
32字节
加密
RAM地址
注册
P2
LATCH
P0
LATCH
B
注册
堆
点
加
节目
地址
注册
PCON SCON
T2CON TH0
TL1
TH2
RCAP2L SBUF
TMOD TCON
TL0
TH1
TL2 RCAP2H
IE
IP
TMP2
TMP1
节目
计数器
中断块
串行端口模块
定时器BLOCK
ALU
PC
增量
PSW
卜FF器
PSEN
ALE / PROG
RST
EA / VPP
定时
和
控制
指令
注册
DPTR
P3
LATCH
振荡器
XTAL1
XTAL2
P3
DRIVERS
P1
LATCH
P1
DRIVERS
P3.0-P3.7
P1.0-P1.7
图4. IS89C52框图
4
集成的芯片解决方案，公司 - 1-800-379-4774
MC013-1C
11/21/98
IS89C52
表1.详细的引脚说明
符号
ALE /
PROG
PDIP
30
PLCC
33
PQFP
27
I / O
I / O
名称和功能
ISSI
EA
/V
PP
地址锁存使能：
输出脉冲用于锁存低字节
的地址到外部存储器中的地址。在
正常操作时， ALE在1/6的恒定速率发射
振荡器的频率，并且可以用于外部定时或
时钟。请注意，一个ALE脉冲在每个跳过
访问外部数据存储器。该引脚也是计划
脉冲输入（
PROG
）在Flash编程。
31
35
29
I
外部访问允许：
EA
必须从外部保持低
使设备能够从外部程序存储器取码
位置0000H到FFFFH 。如果
EA
保持高电平时，器件
从内部程序存储器，除非该程序执行
计数器包含的地址不是0FFFH更大。这也
接收12V的编程使能电压（V
PP
）在
闪存编程。
端口0 ：
P0口是一个8位漏极开路双向I / O口。端口
0引脚具有写入其中1秒浮起并可以用作高
阻抗输入。 P0口还复低位
地址和数据总线时访问外部程序和
数据存储器。在这种应用中，它使用强大的内部上拉
发送1 。
P0口也可编程期间接收的字节码
存储器编程和输出过程中的字节码
程序验证。在亲需要外部上拉电阻
克验证。
端口1 ：
端口1是一个具有内部的8位双向I / O口
上拉电阻。 P1口有写信给他们1秒被拉高
由内部上拉和可以被用作输入。作为输入，
P1口被外部拉低，将输出电流
由于内部上拉的。 （见DC特性：I
IL
).
端口1输出缓冲器可吸收/ 4个TTL输入。
端口1还闪存在接收低位地址字节
编程和VERI网络阳离子。
P0.0-P0.7
39-32
43-36
37-30
I / O
P1.0-P1.7
1-8
2-9
40-44
1-3
I / O
1
2
P2.0-P2.7
21-28
2
3
24-31
40
41
18-25
I
I
I / O
T2 （ P1.0 ） ：
定时器/计数器2的外部计数输入。
T2EX （ P1.1 ） ：
定时器/计数器2的触发输入。
端口2 ：
端口2是一个具有内部的8位双向I / O口
上拉电阻。 P2口有写信给他们1秒被拉高
由内部上拉和可以被用作输入。作为输入，
P2口被外部拉低，将输出电流
由于内部上拉的。 （见DC特性：I
IL
).
端口2时，从取发出的高位地址字节
外部程序存储器，并在对外部数据的访问
内存采用16位地址（ MOVX @ DPTR ） 。在这
应用程序， P2口使用很强的内部上拉时发
1秒。在使用8位的外部数据存储器的访问
地址（ MOVX @日[I = 0，1 ] ），端口2发出的内容
在P2特殊功能寄存器。
端口2还接收高阶比特和一些控制
在Flash编程和验证信号。 P2.6和
P2.7是控制信号，而芯片上的程序和
删除。
集成的芯片解决方案，公司 - 1-800-379-4774
MC013-1C
11/21/98
5
QQ：2881677436 复制
