IS61NVVP25672
IS61NVVP51236
256K X 72和512K ×36 ， 18MB
管道“不等待”状态总线SRAM
特点
总线利用率100 ％的
无之间的读写等待周期
内部自定时写周期
单个字节写入控制
单R / W （读/写）控制引脚
时钟控制，注册地址，
数据和控制
交错或线性突发顺序控制
使用MODE输入
·掉电模式
常见的数据输入和数据输出
CKE
引脚使能时钟和暂停操作
JEDEC 119引脚PBGA （ X36 ）和
209球（ X72 ） PBGA封装
单+ 1.8V （ ± 5 ％ ）电源
JTAG边界扫描
工业应用温度
ISSI
超前信息
2002年7月
描述
16梅格“ NVVP ”产品系列功能的高速，
低功耗的同步静态RAM设计提供
一个破裂的，高性能的， “不等待”状态，设备
网络和通信的客户。他们是
72位， 512K字组织为256K字
36位，并与制造
ISSI
先进的CMOS
技术。
结合了“不等待”状态的功能，等待周期
淘汰时读取总线开关来写，或者
写阅读。该器件集成了一个2位的突发计数器，
高速SRAM的核心，和高驱动能力输出
在一个单片电路。
所有同步输入通过寄存器控制
由一个正边沿触发的单时钟输入。操作
可以暂停所有的同步输入忽视
当时钟使能，
CKE
为HIGH 。在这种状态下，内部
器件将保持其先前的值。
所有的读，写和取消的周期由发起
ADV输入。当ADV是HIGH内部爆裂
计数器递增。新的外部地址可以是
加载时ADV低。
写周期是内部自定时的，由发起
并且当所述时钟输入的上升沿
WE
是低的。
单独的字节使能允许写入单个字节。
突发模式引脚（ MODE ）定义了一阵的顺序
序列。当为高电平时，交错突发序列
被选中。当连接到低电平，线性突发序列是
选择。
快速访问时间
符号
t
KQ
t
KC
参数
时钟存取时间
周期
频率
-250
2.6
4
250
-200
3.2
5
200
单位
ns
ns
兆赫
2002集成的芯片解决方案， Inc.保留所有权利。 ISSI公司保留更改本规范及其产品随时权
恕不另行通知。 ISSI承担因本文所述的任何信息，产品或服务的应用或使用不承担任何责任。建议客户
之前依靠任何公开信息及订货产品之前获得此设备规范的最新版本。
集成的芯片解决方案，公司 - www.issi.com -
1-800-379-4774
先进的信息牧师00A
07/17/02
1
IS61NVVP25672
IS61NVVP51236
框图
ISSI
A [ 0:17 ]或
A [0:18]
地址
注册
A2 - A17和A2- A18
256Kx72 ; 512Kx36
存储阵列
模式
A0-A1
BURST
地址
计数器
A'0-A'1
K
数据在
注册
CLK
CKE
控制
逻辑
K
写
地址
注册
写
地址
注册
K
数据在
注册
CE
CE2
CE2
ADV
WE
BW =
X
OE
ZZ
DQa0 - DQd7或DQa0 ， DQb8
DQPa - DQPd
72或36
控制
注册
}
控制
逻辑
K
产量
注册
卜FF器
（ X = A ，B，C ， d或一，二）
2
集成的芯片解决方案，公司 - www.issi.com -
1-800-379-4774
先进的信息牧师00A
07/17/02
IS61NVVP25672
IS61NVVP51236
引脚配置 - 256K X 72 ， 209引脚PBGA （ TOP VIEW ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
DQG
DQG
DQG
DQG
DQPG
DQC
DQC
DQC
DQC
NC
DQH
DQH
DQH
DQH
DQPd
DQD
DQD
DQD
DQD
2
DQG
DQG
DQG
DQG
DQPc
DQC
DQC
DQC
DQC
NC
DQH
DQH
DQH
DQH
DQPH
DQD
DQD
DQD
DQD
3
A
BWC
BWH
GND
V
CCQ
GND
V
CCQ
GND
V
CCQ
CLK
V
CCQ
GND
V
CCQ
GND
V
CCQ
GND
NC
A
TMS
4
CE2
BWG
BWD
NC
V
CCQ
GND
V
CCQ
GND
V
CCQ
NC
V
CCQ
GND
V
CCQ
GND
V
CCQ
NC
A
A
TDI
5
A
NC
NC
NC
V
CC
GND
V
CC
GND
V
CC
GND
VCC
GND
VCC
GND
V
CC
NC
NC
A
A
6
ADV
WE
CE
OE
V
CC
NC
NC
NC
NC
CKE
NC
NC
NC
ZZ
V
CC
模式
A
A1
A0
7
A
A
NC
NC
V
CC
GND
V
CC
GND
V
CC
GND
V
CC
GND
V
CC
GND
V
CC
NC
NC
A
A
8
CE2
BWB
BWE
NC
V
CCQ
GND
V
CCQ
GND
V
CCQ
NC
V
CCQ
GND
V
CCQ
GND
V
CCQ
NC
A
A
TDO
9
A
世界羽联
BWA
GND
V
CCQ
GND
V
CCQ
GND
V
CCQ
NC
V
CCQ
GND
V
CCQ
GND
V
CCQ
GND
NC
A
TCK
ISSI
10
DQB
DQB
DQB
DQB
DQPF
DQF
DQF
DQF
DQF
NC
DQA
DQA
DQA
DQA
DQPa
DQE
DQE
DQE
DQE
11
DQB
DQB
DQB
DQB
DQPb
DQF
DQF
DQF
DQF
NC
DQA
DQA
DQA
DQA
DQPE
DQE
DQE
DQE
DQE
11× 19球BGA- 14× 22毫米
2
身体1毫米球间距
引脚说明
A
A0, A1
同步地址输入
同步地址输入。这些
引脚必须绑的两个最低有效位
地址总线。
同步突发地址进展
同步字节写使能
同步时钟
时钟使能
同步数据的输入/输出
奇偶校验数据输入/输出
GND
模式
OE
TCK ， TDI
TDO ， TMS
V
CC
V
CCQ
WE
ZZ
地
突发序列模式选择
OUTPUT ENABLE
JTAG边界扫描引脚
+ 1.8V电源
隔离输出缓冲器电源： 1.8V
写使能
贪睡启用
ADV
BWA - BWH
CLK
CKE
DQA - DQH
DQPa - DQPh
CE， CE2 ，
CE2同步芯片使能
集成的芯片解决方案，公司 - www.issi.com -
1-800-379-4774
先进的信息牧师00A
07/17/02
3
IS61NVVP25672
IS61NVVP51236
引脚配置
119引脚PBGA （顶视图）
ISSI
3
4
5
6
7
1
A
VCCQ
B
NC
C
NC
D
DQC
E
DQC
F
VCCQ
G
DQC
H
DQC
J
VCCQ
K
DQD
L
DQD
M
VCCQ
N
DQD
P
DQD
R
NC
T
NC
U
VCCQ
2
A
CE2
A
DQPc
DQC
DQC
DQC
DQC
VCC
DQD
DQD
DQD
DQD
DQPd
A
NC
TMS
A
A
A
GND
GND
GND
BWC
GND
NC
GND
BWD
GND
GND
GND
模式
A
TDI
A
ADV
VCC
NC
CE
OE
A
WE
VCC
CLK
NC
CKE
A1
A0
VCC
A
TCK
A
A
A
GND
GND
GND
BWB
GND
NC
GND
BWA
GND
GND
GND
NC
A
TDO
A
CE2
A
DQPb
DQB
DQB
DQB
DQB
VCC
DQA
DQA
DQA
DQA
DQPa
A
NC
NC
VCCQ
NC
NC
DQB
DQB
VCCQ
DQB
DQB
VCCQ
DQA
DQA
VCCQ
DQA
DQA
NC
ZZ
VCCQ
512K ×36
引脚说明
A
A0, A1
同步地址输入
同步地址输入。这些
引脚必须绑的两个最低有效位
地址总线。
同步突发地址进展
同步字节写使能
同步时钟
时钟使能
同步数据的输入/输出
奇偶校验数据输入/输出
集成的芯片解决方案，公司 - www.issi.com -
1-800-379-4774
先进的信息牧师00A
07/17/02
GND
模式
OE
TCK ， TDI
TDO ， TMS
V
CC
V
CCQ
WE
ZZ
地
突发序列模式选择
OUTPUT ENABLE
JTAG边界扫描引脚
1.8V电源
隔离输出缓冲器电源： 1.8V
写使能
贪睡启用
ADV
BWA - BWH
CLK
CKE
DQA - DQD
DQPa - DQPd
4
CE， CE2 ，
CE2同步芯片使能
IS61NVVP25672
IS61NVVP51236
状态图
读
开始
读
写
DS
读
DS
写
开始
写
ISSI
读
写
读
BURST
DS
DESELECT
BURST
BURST
写
DS
BURST
读
写
DS
BURST
写
BURST
BURST
读
同步真值表
(1)
手术
没有选择继续
未选择
未选择
未选择
开始突发读
继续突发读
NOP /假读
假读
开始突发写
继续突发写
NOP /写入中止
写入中止
忽略时钟
地址
二手
不适用
不适用
不适用
不适用
外部地址
下一个地址
外部地址
下一个地址
外部地址
下一个地址
不适用
下一个地址
当前地址
CS
CS1
X
H
X
X
L
X
L
X
L
X
L
X
X
CS2
X
X
L
X
H
X
H
X
H
X
H
X
X
CS
CS2
X
X
X
H
L
X
L
X
L
X
L
X
X
ADV
H
L
L
L
L
H
L
H
L
H
L
H
X
WE
X
X
X
X
H
X
H
X
L
X
L
X
X
BW
BWX
X
X
X
X
X
X
X
X
L
L
H
H
X
OE
X
X
X
X
L
L
H
H
X
X
X
X
X
CKE
L
L
L
L
L
L
L
L
L
L
L
L
H
CLK
↑
↑
↑
↑
↑
↑
↑
↑
↑
↑
↑
↑
↑
注意事项：
1. "X"表示不关心。
2.时钟的上升沿被符号化
↑
3.继续，如果取消循环首先执行取消循环才能进入。
4.
WE
= L是指写在写真值表操作。
WE
= H指写真值表读操作。
5.操作最终依赖于异步引脚的状态（ ZZ和
OE ） 。
集成的芯片解决方案，公司 - www.issi.com -
1-800-379-4774
先进的信息牧师00A
07/17/02
5
QQ：2880707522 复制
