IS61NSCS25672
IS61NSCS51236
Σ
内存
256K X 72 ， 512K ×36
特点
JEDEC SigmaRam引脚和封装标准
1.8V单电源供电（V
CC
） ： 1.7V （分钟）
到1.9V （最大值）
专用输出电源电压（V
CCQ
): 1.8V
或1.5V的典型
LVCMOS兼容的I / O接口
通用数据I / O引脚（ DQS）
单倍数据速率（ SDR ）的数据传输
流水线（ PL ）读操作
双晚写（ DLW ）写操作
突发和非突发读写操作，
通过专用控制引脚可选（ ADV ）
内部控制的线性突发地址
在突发操作顺序
突发长度为2，3，或4 ，具有自动地址
WRAP
完整的读/写一致性
字节写能力
两个周期取消
单端输入时钟（ CLK ）
数据为参考的输出时钟（ CQ / CQ ）
通过专用的可选择的输出驱动器阻抗
控制引脚（ ZQ ）
回波时钟输出的轨道数据输出驱动器
深度扩展，通过能力（ 2或4银行）
可编程芯片使（ E2 ， E3 ， EP2 ， EP3 ）
对IEEE标准 JTAG边界扫描（集
1149.1)
209引脚（ 11x19 ） ， 1mm节距， 14毫米X 22毫米球
栅阵列（BGA ）封装
ISSI
超前信息
2001年6月
18MB同步SRAM
底部视图
209焊球，有14毫米× 22毫米BGA
1毫米凸块间距， 11× 19阵列的凹凸
SigmaRAM系列概述
该IS61NSCS系列
Σ
的RAM内置在遵守
在SigmaRAM引脚排列标准同步SRAM 。
的实现是18874368位（ 18MB ）的SRAM 。
这些是第一个在一个家庭中的宽，非常低的电压的CMOS
I / O设计的SRAM在需要的速度来操作
实现经济高效的网络
系统。
ISSI “
Σ
RAM中均提供了许多配置的
s
效仿其他同步SRAM ，如突发的RAM ，
NBT的RAM ，后写，或双数据速率（ DDR ） SRAM的。
所采用的协议之间的逻辑区别
这些RAM的铰链主要是对各种组合
地址破裂，输出数据登记，写点和结束点。
Σ
的RAM使用户能够最好地实现接口协议
适合于手头的任务。
这种特殊的产品为通用I / O ， SDR ，双晚
写&流水线读（同流水线NBT ）和
家庭被确定为1x1Dp 。
本文件包含超前信息数据。 ISSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供最好权
可能的产品。我们假设它可能出现在本出版物中的任何错误不承担任何责任。 版权所有2001年，集成硅解决方案公司
集成的芯片解决方案，公司 - 1-800-379-4774
超前信息
06/19/01
修订版00A
1
IS61NSCS25672
IS61NSCS51236
功能说明
因为SigmaRAM是一种同步装置，地址
数据输入，和读/写控制输入被捕获在
在输入时钟的上升沿。写周期
内部自定时发起的上升沿
时钟输入。这个特性消除了复杂的片写
需要异步SRAM脉冲发生和
简化了输入信号时序。
ISSI
单数据速率
ΣRAMs
掺入一个上升沿触发
输出寄存器。对于读周期，
ΣRAM的
输出数据是
由边沿触发输出寄存器暂时存储
在访问周期内，然后被释放到输出
司机在时钟的下一个上升沿。
IS61NSCS系列
Σ
的RAM与ISSI的实施
高性能CMOS技术和包装在
一个209焊球BGA封装。
IS61NSCS25672引脚
256K X 72通用I / O ，顶视图
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
DQG
DQG
DQG
DQG
DQPG
DQC
DQC
DQC
DQC
CQ2
DQH
DQH
DQH
DQH
DQPd
DQD
DQD
DQD
DQD
2
DQG
DQG
DQG
DQG
DQPc
DQC
DQC
DQC
DQC
CQ2
DQH
DQH
DQH
DQH
DQPH
DQD
DQD
DQD
DQD
3
A
Bc
Bh
GND
V
CCQ
GND
V
CCQ
GND
V
CCQ
CLK
V
CCQ
GND
V
CCQ
GND
V
CCQ
GND
NC
A
TMS
4
E2
Bg
Bd
NC
V
CCQ
GND
V
CCQ
GND
V
CCQ
NC
V
CCQ
GND
V
CCQ
GND
V
CCQ
NC
A
A
TDI
5
A
(16M)
NC
NC
(128M)
NC
V
CC
GND
V
CC
GND
V
CC
GND
VCC
GND
VCC
GND
V
CC
NC
NC
(64M)
A
A
6
ADV
W
E1
MCL
V
CC
ZQ
EP2
EP3
M4
MCL
M2
M3
SD
MCL
V
CC
MCL
A
A1
A0
7
A
(8M)
A
NC
NC
V
CC
GND
V
CC
GND
V
CC
GND
V
CC
GND
V
CC
GND
V
CC
NC
NC
(32M)
A
A
8
E3
Bb
Be
NC
V
CCQ
GND
V
CCQ
GND
V
CCQ
NC
V
CCQ
GND
V
CCQ
GND
V
CCQ
NC
A
A
TDO
9
A
Bf
Ba
GND
V
CCQ
GND
V
CCQ
GND
V
CCQ
NC
V
CCQ
GND
V
CCQ
GND
V
CCQ
GND
NC
A
TCK
10
DQB
DQB
DQB
DQB
DQPF
DQF
DQF
DQF
DQF
CQ1
DQA
DQA
DQA
DQA
DQPa
DQE
DQE
DQE
DQE
11
DQB
DQB
DQB
DQB
DQPb
DQF
DQF
DQF
DQF
CQ1
DQA
DQA
DQA
DQA
DQPE
DQE
DQE
DQE
DQE
11× 19焊球BGA- 14× 22毫米
2
身体1毫米凸块间距
2
集成的芯片解决方案，公司 - 1-800-379-4774
超前信息
修订版00A
06/19/01
IS61NSCS25672
IS61NSCS51236
IS61NSCS51236引脚
512K ×36通用I / O ，顶视图
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
W
NC
NC
NC
NC
NC
DQC
DQC
DQC
DQC
CQ2
NC
NC
NC
NC
DQPd
DQD
DQD
DQD
DQD
2
NC
NC
NC
NC
DQPc
DQC
DQC
DQC
DQC
CQ2
NC
NC
NC
NC
NC
DQD
DQD
DQD
DQD
3
A
Bc
NC
GND
V
CCQ
GND
V
CCQ
GND
V
CCQ
CLK
V
CCQ
GND
V
CCQ
GND
V
CCQ
GND
NC
A
TMS
4
E2
NC
Bd
NC
V
CCQ
GND
V
CCQ
GND
V
CCQ
NC
V
CCQ
GND
V
CCQ
GND
V
CCQ
NC
A
A
TDI
5
A
(16M)
A
(x36)
NC
(128M)
NC
V
CC
GND
V
CC
GND
V
CC
GND
V
CC
GND
V
CC
GND
V
CC
NC
NC
(64M)
A
A
6
ADV
W
E1
MCL
V
CC
ZQ
EP2
EP3
M4
MCL
M2
M3
SD
MCL
V
CC
MCL
A
A1
A0
7
A
A
NC
NC
V
CC
GND
V
CC
GND
V
CC
GND
V
CC
GND
V
CC
GND
V
CC
NC
NC
(32M)
A
A
8
E3
Bb
NC
NC
V
CCQ
GND
V
CCQ
GND
V
CCQ
NC
V
CCQ
GND
V
CCQ
GND
V
CCQ
NC
A
A
TDO
9
A
NC
Ba
GND
V
CCQ
GND
V
CCQ
GND
V
CCQ
NC
V
CCQ
GND
V
CCQ
GND
V
CCQ
GND
NC
A
TCK
ISSI
10
DQB
DQB
DQB
DQB
NC
NC
NC
NC
NC
CQ1
DQA
DQA
DQA
DQA
DQPa
NC
NC
NC
NC
11
DQB
DQB
DQB
DQB
DQPb
NC
NC
NC
NC
CQ1
DQA
DQA
DQA
DQA
NC
NC
NC
NC
NC
11× 19焊球BGA- 14× 22毫米
2
身体1毫米凸块间距
集成的芯片解决方案，公司 - 1-800-379-4774
超前信息
06/19/01
修订版00A
3
IS61NSCS25672
IS61NSCS51236
引脚说明表
符号
A
引脚位置
A3，A5 ，A7， A9 ，B7 ，U4
U6 ， U8， V3，V4， V5，V6，
V7 ， V8 ， V9 ， W5 ， W6 ， W7
B5
A6
B3 ， C9
B8 ， C4
B4， B9 ，C3 -C8
K3
K1, K11
K2, K10
E2 ，F1，F2 ，G1，G2 ，H1
H 2 ，J 1 ，J 2 ， L 10， L 11 ，
M10 ， M11 ， N10 ， N11 ，
P10，P11 ，R10
A10，A11， B10， B11，
C10，C11 ，D10， D11 ，
E11中，R1， T1，T2， U1，U2
V1，V2， W1，W2
A1，A2， B1，B2， C1，C2
D1，D2， E1， E10 ，F10，
F11 ， G10 ， G11 ， H10 ，
H11 ， J10 ， J11 ， L1，L2
M1，M2， N1，N2， P1，P2
R2， R11 ，T10， T11， U10 ，
U11 ， V10 ， V11 ， W10 ，
W11
C6
A4, A8
G6 ， H6
W9
W4
W8
W3
L6 ， M6 ， J6
N6
B 3， C 9 ， D 6， K6
P6 ，T6 W6
描述
地址
TYPE
输入
ISSI
评论
—
A
ADV
Bx
Bx
Bx
CK
CQ
CQ
DQ
地址
ADVANCE
字节写使能
字节写使能
字节写使能
时钟
回波时钟
回波时钟
数据I / O
输入
输入
输入
输入
输入
输入
产量
产量
输入/输出
X36版本
高电平有效
低电平有效（所有版本）
低电平有效（ X36和X72版本）
低电平有效（ X72版本）
高电平有效
高电平有效
低电平有效
X36和X72版本
数据I / O
输入/输出
DQ
数据I / O
输入/输出
只有X72版本
E1
E2 E3 &
EP2 EP3 &
TCK
TDI
TDO
TMS
M2 ， M3 M4 &
SD
MCL
芯片使能
芯片使能
芯片使能引脚编程
测试时钟
测试数据
测试数据输出
测试模式选择
模式控制引脚
减速
必须连接低
输入
输入
输入
输入
输入
产量
输入
输入
输入
输入
低电平有效
可编程有源高或低
—
高电平有效
—
—
—
—
低电平有效
—
4
集成的芯片解决方案，公司 - 1-800-379-4774
超前信息
修订版00A
06/19/01
IS61NSCS25672
IS61NSCS51236
引脚说明表
符号
NC
NC
NC
引脚位置
C5， D4，D5， D7，D8 ，K4，
K8 ，K9 ，T4，T5 ，T7
T8 ，U3， U5 ， U7 ， U9
B5
C7
A1，A2， B1，B2， B4 ，B9，
C1 ，C2，C3 ，C8， D1，D2
E1 ， E10 ， F10 ， F11 ， G10 ，
G11， H10 ， H11 ， J10 ， J11 ，
L1，L2， M1，M2， N1，N2
P1，P2， R 2， R 11 ，T10
T11 ， U10 ， U11 ， V10 ，
V11 ， W10 ， W11
B6
E5 ， E6 ， E7 ， G5 ， G7 ，
J5 ， J7 ，L5， L7 ，N5 ，
N7中，R5 ，R6，R7
描述
无连接
无连接
无连接
TYPE
—
—
—
ISSI
评论
没有连接到死（所有版本）
没有连接到死（ X72版）
没有连接到死（ X72 / X36版本）
NC
无连接
—
没有连接到死（ X36版）
W
V
CC
写
核心供电
输入
输入
低电平有效
1.8 V额定
V
CCQ
E3 ， E4 ， E8 ， E9 ， J3 ， J4 ，
J8 ， J9 ， L3 ， L4 ， L8 ，
输出驱动器电源
L9 ，N3，N4 ，N8 ， N9 ，
R3, R4, R8, R9
D3 ，D9， F3，F4， F5 ，F7，
F8 ， F9 ， H3 ， H4 ， H5 ， H7 ，
H8 ，H9， K5 ，K7， M3，M4，
M5 ，M7 ，M8， M9， P3，P4
P5， P7，P8 ，P9， T3， T9的
F6
输入
1.8 V或1.5 V额定
GND
地
输入
—
ZQ
输出阻抗控制
输入
低=低阻抗[高驱动]
高=高阻抗[低驱动]
默认值=高
集成的芯片解决方案，公司 - 1-800-379-4774
超前信息
06/19/01
修订版00A
5
QQ：2880707522 复制
