IS41LV16256B
256K ×16 （ 4兆位）动态RAM
与EDO页模式
特点
TTL兼容的输入和输出
刷新间隔： 512次/ 8毫秒
刷新模式：
RAS -只， CAS先于RAS
（CBR） ，
和隐藏
?? JEDEC标准引脚
单电源供电： 3.3V ± 10 ％
字节通过两个写和字节读取操作
CAS
无铅可
ISSI
2005年4月
描述
该
ISSI
IS41LV16256B是262,144 ×16位高性
曼斯的CMOS动态随机存取存储器。双方的精良
UCTS提供加速周期存取EDO页面模式。 EDO
页模式允许在一行中512随机访问
与存取周期时间尽可能短，每16位字为10ns 。该
上下字节的字节写入控制，使得
IS41LV16256B非常适合使用在16和32位宽的数据总线
系统。
这些特性使得IS41LV16256B非常适合于
高频带宽度的图形，数字信号处理，高
高性能计算系统和外设应用。
该IS41LV16256B封装采用40引脚400密耳SOJ和
TSOP （II型） 。
-35
35
11
18
14
60
-60
60
15
30
25
110
单位
ns
ns
ns
ns
ns
关键时序参数
参数
马克斯。
RAS
访问时间（吨
RAC
)
马克斯。
CAS
访问时间（吨
CAC
)
马克斯。列地址访问时间（t
AA
)
分钟。 EDO页面模式周期时间（t
PC
)
分钟。读/写周期时间（T
RC
)
销刀豆网络gurations
40引脚TSOP （ II型）
VDD
I/O0
I/O1
I/O2
I/O3
VDD
I/O4
I/O5
I/O6
I/O7
1
2
3
4
5
6
7
8
9
10
40
39
38
37
36
35
34
33
32
31
GND
I/O15
I/O14
I/O13
I/O12
GND
I/O11
I/O10
I/O9
I/O8
40引脚SOJ
VDD
I/O0
I/O1
I/O2
I/O3
VDD
I/O4
I/O5
I/O6
I/O7
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
GND
I/O15
I/O14
I/O13
I/O12
GND
I/O11
I/O10
I/O9
I/O8
NC
LCAS
UCAS
OE
A8
A7
A6
A5
A4
GND
引脚说明
A0-A8
I/O0-15
WE
OE
RAS
UCAS
LCAS
V
DD
GND
NC
地址输入
数据输入/输出
写使能
OUTPUT ENABLE
行地址选通
上部列地址选通
下列地址选通
动力
地
无连接
NC
NC
WE
RAS
NC
A0
A1
A2
A3
VDD
11
12
13
14
15
16
17
18
19
20
30
29
28
27
26
25
24
23
22
21
NC
LCAS
UCAS
OE
A8
A7
A6
A5
A4
GND
NC
WE
RAS
NC
A0
A1
A2
A3
VDD
2005集成芯片解决方案， Inc.保留所有权利。 ISSI公司保留更改本规范及其产品随时权
恕不另行通知。 ISSI承担因本文所述的任何信息，产品或服务的应用或使用不承担任何责任。建议客户
之前依靠任何公开信息及订货产品之前获得此设备规范的最新版本。
集成的芯片解决方案，公司 - 1-800-379-4774
版本B
04/28/05
1
IS41LV16256B
功能框图
OE
WE
LCAS
UCAS
CAS
时钟
发电机
WE
控制
LOGICS
OE
控制
逻辑
OE
ISSI
CAS
WE
RAS
RAS
时钟
发电机
数据I / O总线
刷新
计数器
数据I / O缓冲器
行解码器
RAS
列解码器
感测放大器
I/O0-I/O15
存储阵列
262,144 x 16
地址
缓冲器
A0-A8
2
集成的芯片解决方案，公司 - 1-800-379-4774
版本B
04/28/05
IS41LV16256B
真值表
功能
待机
阅读：字
阅读：低字节
阅读：高字节
写：字（早期写）
写：低字节（早期写）
写：高字节（早期写）
读 - 写
(1,2)
EDO页面模式读取
(2)
第一个周期：
第二个周期：
任何周期：
EDO页面模式写
(1)
第一个周期：
第二个周期：
EDO页面模式
读 - 写
(1,2)
隐藏刷新
2)
RAS-只
刷新
CBR刷新
(3)
第一个周期：
第二个周期：
RAS
H
L
L
L
L
L
L
L
L
L
L
L
L
L
L
UCAS LCAS
H
L
L
H
L
L
H
L
→ L
→ L
L-H
→ L
→ L
→ L
→ L
L
L
H
L
H
L
H
L
L
H
L
L
→ L
→ L
L-H
→ L
→ L
→ L
→ L
L
L
H
L
WE
X
H
H
H
L
L
L
→ L
H
H
H
L
L
→ L
→ L
H
L
X
X
OE
X
L
L
L
X
X
X
L-H
L
L
L
X
X
L-H
L-H
L
X
X
X
地址吨
R
/t
C
X
ROW / COL
ROW / COL
ROW / COL
ROW / COL
ROW / COL
ROW / COL
ROW / COL
ROW / COL
NA / COL
不适用/不适用
ROW / COL
NA / COL
ROW / COL
NA / COL
ROW / COL
ROW / COL
ROW / NA
X
I / O
ISSI
高-Z
D
OUT
低字节，D
OUT
高字节，高Z
低字节，高Z
高位字节，D
OUT
D
IN
低字节，D
IN
高字节，高Z
低字节，高Z
高位字节，D
IN
D
OUT
, D
IN
D
OUT
D
OUT
D
OUT
D
IN
D
IN
D
OUT
, D
IN
D
OUT
, D
IN
D
OUT
D
OUT
高-Z
高-Z
阅读L→H → L
写L→H → L
L
→ L
注意事项：
1.这些写入周期也可能是字节写周期（无论是
LCAS
or
UCAS
活性） 。
2.这些读周期也可能是字节读周期（无论是
LCAS
or
UCAS
活性） 。
3.至少一个2的
CAS
信号必须被激活（LCAS或
UCAS ） 。
集成的芯片解决方案，公司 - 1-800-379-4774
版本B
04/28/05
3
IS41LV16256B
功能说明
该IS41LV16256B针对高端的CMOS DRAM优化
高速带宽，低功耗的应用。在读
或写周期，每一位通过独特的解决
18个地址位。这些输入9位（ A0 -A8 ）
的时间。的行地址由行地址锁存
选通脉冲（RAS）的。列地址被锁存
列地址选通（ CAS） 。
RAS
用于锁存所述
第9位，
CAS
使用后者的9位。
该IS41LV16256B有两个
CAS
控制，
LCAS
和
UCAS 。
该
LCAS
和
UCAS
输入在内部生成
a
CAS
以相同的方式对信号起作用
单身
CAS
输入上的其他256K ×16 DRAM中。关键
不同的是，每
CAS
控制其相应的I / O
三态逻辑（与结合
OE
和
WE
和
RAS ） 。
LCAS
控制I / O 0至I / O7与
UCAS
控制I / O8
通过I / O15 。
该IS41LV16256B
CAS
函数由确定
第一次
CAS
（ LCAS或
UCAS ）
过渡LOW和最后一个
转换回HIGH 。两
CAS
控制给
IS41LV16256B两个字节读和字节写
循环功能。
ISSI
刷新周期
保留数据， 512刷新周期需要在每
8毫秒的时间。有两种方法来刷新存储器。
1.计时每512行地址（ A0通过
A8 ）与
RAS
至少每8毫秒。任何读，写，
读 - 修改 - 写或
RAS-只
周期刷新AD-
穿着一行。
2.使用
CAS先于RAS
刷新周期。
CAS-直至─
RAS
刷新由下降沿激活
RAS ，
同时举行
CAS
低。在
CAS先于RAS
刷新
周期，内部9位计数器提供的行AD-
礼服和外部地址输入将被忽略。
CAS先于RAS
是刷新-only模式，没有数据
访问或设备的选择是允许的。因此，输出
在循环过程中保持在高阻状态。
扩展数据输出页面模式
EDO页面模式操作允许之内的所有512列
所选择的行，以在较高的数据进行随机访问
率。
在EDO页面模式读取周期，数据输出被保持到
NEXT
CAS
周期的下降沿，而不是上升沿边缘。
出于这个原因，在EDO页中的有效数据输出时间
用快速页面模式相比方式被延长。在
在快速页面方式中，有效数据输出时间变
较短的
CAS
周期时间变短。 There-
脱颖而出，在EDO页模式，定时在读周期保证金
比的快速页面模式，即使大
CAS
周期时间变短。
在EDO页模式中，由于扩展的数据的功能，该
CAS
周期时间可以比在快速页面模式短
如果定时余量是相同的。
江户时代页面模式允许同时读取和写入操作
在一个系统蒸发散
RAS
周期，但性能
等同于在此情况下，快速页模式。
存储周期
存储器周期是由带启动
RAS
低，这是
通过返回两个终止
RAS
和
CAS
HIGH 。对
保证器件正常工作和数据完整性的任何
存储器周期，一旦启动，不能结束或
最低吨前中止
RAS
时间已经过期。新
周期不能启动，直到最小的预充电
时间T
RP
, t
CP
是否已经过去。
读周期
读周期由下降沿启动
CAS
or
OE ，
为准过去，一边拿着
WE
HIGH 。该
列地址必须保持的最小时间试样
经t田间
AR
。数据输出变为有效只有当T
RAC
, t
AA
,
t
CAC
和T
OEA
都不满意。其结果是，在存取时间
依赖于它们之间的定时关系
参数。
POWER- ON
应用在V后
DD
供应的初始暂停
200 μs的需要之后至少8初始
化周期（含周期的任意组合
RAS
信号）。
上电过程中，则建议
RAS
与跟踪
V
DD
或在一个有效的V举行
IH
为了避免电流浪涌。
写周期
写周期是由下降沿启动
CAS
和
WE ，
为准过去。输入数据必须是有效的
在或下降沿之前
CAS
or
WE ，
任何
去年发生。
4
集成的芯片解决方案，公司 - 1-800-379-4774
版本B
04/28/05
IS41LV16256B
绝对最大额定值
(1)
符号
V
T
V
DD
I
OUT
P
D
T
A
T
英镑
参数
任何引脚相对于GND电压
电源电压
输出电流
功耗
商业工作温度
储存温度
3.3V
3.3V
等级
-0.5到4.6
-0.5到4.6
50
1
0至+70
-55到+125
单位
V
V
mA
W
°C
°C
ISSI
注意：
1.应力超过绝对最大额定值可能会导致永久性的
损坏设备。这是一个压力等级的设备仅运行在这些
或超出本规范的业务部门所标明的任何其他条件不
暗示。暴露在绝对最大额定值条件下工作会影响
可靠性。
推荐工作条件
（电压参考GND ）。
符号
V
DD
V
IH
V
IL
T
A
参数
电源电压
输入高电压
输入低电压
商业环境温度
3.3V
3.3V
3.3V
分钟。
3.0
2.0
–0.3
0
典型值。
3.3
—
—
—
马克斯。
3.6
V
DD
+ 0.3
0.8
+70
单位
V
V
V
°C
电容
(1,2)
符号
C
IN
1
C
IN
2
C
IO
参数
输入电容： A0 -A8
输入电容：
RAS ， UCAS ， LCAS ， WE ， OE
数据输入/输出电容： I / O0 -I / O15
马克斯。
5
7
7
单位
pF
pF
pF
注意事项：
1.测试开始后任何设计或工艺变化，可能会影响这些参数。
2.测试条件：T已
A
= 25 ° C，F = 1MHz时，
集成的芯片解决方案，公司 - 1-800-379-4774
版本B
04/28/05
5
QQ：2881677436 复制
