批准的产品
C9870G
高性能奔腾4时钟合成器
产品特点
支持Pentium 4 CPU的类型
3.3伏电源
10份PCI时钟
3差分CPU时钟
SMBus支持与回读功能
扩频降低EMI
打电话问频功能
打电话问分贝功能
56引脚SSOP和TSSOP封装
频率表
S2
1
1
1
1
0
0
0
0
M
M
M
M
S1
0
0
1
1
0
0
1
1
0
0
1
1
S0
0
1
0
1
0
1
0
1
0
1
0
1
中央处理器
(0:2)
66M
100M
200M
133M
66M
100M
200M
133M
高阻
TCLK/2
150M
166.6M
3V66
66M
66M
66M
66M
66M
66M
66M
66M
高阻
TCLK/4
50M
55.5M
66BUFF （0： 2）/
3V66(0:4)
66IN
66IN
66IN
66IN
66M
66M
66M
66M
高阻
TCLK/4
50M
55.5M
66IN/
3V66-5
66MHz的时钟输入
66MHz的时钟输入
66MHz的时钟输入
66MHz的时钟输入
66M
66M
66M
66M
高阻
TCLK/4
50M
55.5M
PCI_F
PCI
66IN/2
66IN/2
66IN/2
66IN/2
33 M
33 M
33 M
33 M
高阻
TCLK/8
25M
27.7M
REF
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
14.318M
高阻
TCLK
14.318M
14.318M
USB /
DOT
48M
48M
48M
48M
48M
48M
48M
48M
高阻
TCLK/2
48M
48M
注意：
TCLK是一个测试时钟测试模式在驱动上XTAL_IN输入。 M =驱动到一个电平1.0和1.8伏特之间
如果S2引脚为电期间A M级， 0状态将被锁存到器件内部状态寄存器。
框图
XIN
XOUT
PLL1
CPU_STP ＃
IREF
VSSIREF
S(0:2)
MULT0
VTT_PG ＃
PCI_STP ＃
PLL2
PD ＃
WD
逻辑
SDATA
SCLK
VDDA
I2C
逻辑
66B [0： 2 ] / 3V66 [2： 4]
动力
截至逻辑
66IN/3V66-5
/2
引脚配置
REF
VDD
XIN
XOUT
VSS
PCIF0
PCIF1
PCIF2
VDD
VSS
PCI0
PCI1
PCI2
PCI3
VDD
VSS
PCI4
PCI5
PCI6
VDD
VSS
66B0/3V66_2
66B1/3V66_3
66B2/3V66_4
66IN/3V66_5
PD ＃
VDDA
VSSA
VTT_PG ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
REF
S1
S0
CPU_STP ＃
CPU0
CPU/0
VDD
CPU1
CPU/1
VSS
VDD
CPU2
CPU/2
MULT0
IREF
VSSIREF
S2
48MUSB
48MDOT
VDD
VSS
3V66_1/VCH
PCI_STP ＃
3V66_0
VDD
VSS
SCLK
SDATA
的CPU （0： 2）
CPU / （0： 2）
3V66_0
3V66_1/VCH
PCI （ 0:6 ）
PCI_F （0 ：2）的
48M USB
48M DOT
C9870G
赛普拉斯半导体公司
http://www.cypress.com
文件编号： 38-07108修订版**
12/26/2002
页25 1
批准的产品
C9870G
高性能奔腾4时钟合成器
引脚说明
针
2
3
52, 51, 49,
48, 45, 44
10, 11, 12,
13, 16, 17,
18
5, 6, 7
名字
XIN
XOUT
CPU ， CPU /
(0:2)
PCI （ 0:6 ）
PWR
VDD
VDD
VDDP
I / O
I
O
O
O
描述
振荡器缓冲器输入。连接到晶体或外部时钟。
振荡器缓冲输出。连接到晶体。不要连接时
外部时钟的XIN应用。
鉴别寄主输出时钟对。看到频率表第一页
该数据表的频率和功能。
PCI时钟输出。是同步的66IN或3V66时钟。看
该数据表的第一页上的频率表。
33Mhz的PCI时钟，这是
÷2
66IN或3V66时钟的副本，可以是
自由运行（当PCI_STP ＃为低电平时不停止） ，或者可以是
停止的根据SMBus的编程寄存器字节3 ，位
(3:5).
该设备的XIN时钟的缓冲输出的副本。
当前参考编程输入CPU的缓存。一个电阻
连接该引脚和VSSIREF之间。看到CPU时钟电流选择
表本数据手册的第18页。
排位输入锁存S（ 0 ：2）和MULT0 。当此输入为一
逻辑低时，S （0 ：2）和MULT0被锁存
固定的48MHz USB时钟输出。
固定48MHZ点时钟输出。
3.3伏66 MHz的固定频率时钟。
3.3伏时钟可选，带有SMBus字节0 ，第5位，字节5时，第5位。当
字节0位5为逻辑1，则该引脚是一个48M的输出时钟。当
字节0 ，第5位为逻辑0 ，那么这是一个66M的输出时钟（默认） 。
该引脚为掉电模式引脚。逻辑低电平将使器件
进入掉电状态。除了所有的内部逻辑被关闭
SMBus的逻辑。所有的输出缓冲器被停止。见掉电节
本数据手册。
编程输入选择的CPU时钟倍频电流。看到CPU
当前时钟选择功能表。
频率选择输入。请参阅频率表第1页。
串行数据输入。符合一个奴隶的SMBus规范
接收/发送装置。接收数据时，它是一个输入。它是一个开放
确认或发送数据时漏极开路输出。见应用
笔记AN -0022
串行时钟输入。符合SMBus规范。见应用
笔记AN -0022 。
频率选择输入。请参阅第1页上的频率表，这是一个三
电平的输入被驱动为高电平，低电平或驱动至一个中间电平。
PCI时钟禁止输入。当置为低电平， PCI （ 0 ： 6 ）时钟
处于低状态同步地禁用。该引脚不影响PCIF （ 0 ： 2 ）
钟“的输出，如果它们被编程为PCIF时钟通过设备的
SMBus接口。
PCIF （0 ：2）的
VDD
O
56
42
REF
IREF
VDD
VDD
O
I
28
39
38
33
35
VTT_PG ＃
48MUSB
48MDOT
3V66_0
3V66_1/VCH
VDD
VDD48
VDD48
VDD
VDD
I
O
O
O
O
25
PD ＃
VDD
I
PU
43
55, 54
29
MULT0
S(0,1)
SDATA
I
I
I
PU
I
I
30
40
34
SCLK
S2
PCI_STP ＃
I
VDD
VDD
I
I
T
I
PU
赛普拉斯半导体公司
http://www.cypress.com
文件编号： 38-07108修订版**
12/26/2002
第25 2
批准的产品
C9870G
高性能奔腾4时钟合成器
引脚说明（续）
针
53
名字
CPU_STP ＃
PWR
VDD
I / O
I
PU
I / O
O
PWR
PWR
PWR
描述
CPU时钟禁止输入。当置为低电平， CPU （ 0 ： 2 ）时钟
同步地禁止在高状态和CPU / （0： 2）时钟
处于低状态同步地禁用。
对于66CLK输入连接（ 0 ： 2 ）输出时钟缓冲器，如果S2 = 1 ，或输出
时钟固定的66 MHz时钟，如果S2 = 0 。请参阅表第1页
3.3伏的时钟输出。这些时钟缓冲的66IN的副本
时钟或固定在66兆赫。请参阅表第1页
3.3V电源
共同点
当前参考编程输入CPU的缓存。一个电阻
连接该引脚与IREF之间。看到CPU时钟电流选择
表本数据手册的第18页。该引脚也应退回
设备VSS 。
模拟电源输入。用于PLL和内部模拟电路。还
具体而言，用于检测和确定时功率是在一个
可接受的电平，以使器件工作。
24
21, 22, 23
1, 8, 14, 19,
32, 37, 46, 50
4, 9, 15, 20,
27, 31, 36, 47
41
66IN/3V66_5
66B(0:2)/
3V66(2:4)
VDD
VSS
VSSIREF
VDD
VDD
26
VDDA
-
PWR
PU =内部上拉电阻。 PD =内部下拉。 T =三电平逻辑输入与LOW = <0.8V ， T = 1.0-1.8V ，有效的逻辑电压
HIGH=>2.0V
2线SMBus控制接口
2线控制接口实现读/写从只根据SMBus规范接口。 （见
应用笔记AN- 0022） 。
该设备将接受写入D2地址数据和数据可以读出地址D3回来。它不会作出响应
任何其他地址和预先设定的控制寄存器被保留，只要电源保持在该设备上。
串口控制寄存器
下面的地址字节的确认，两个额外的字节必须发送：
1 ） “命令
CODE
“字节，并
2 ） “字节
计数“
字节。
虽然在该命令中的数据（位）被认为是“不关心” ;它必须被发送并且将被确认。
后命令代码和字节数已经承认，该序列（字节0 ，字节1和字节2 ）
下面描述将是有效的，并承认。
注意：
该引脚号列中列出了相关的引脚数，其中适用。该@Pup列给出的缺省状态
电。
赛普拉斯半导体公司
http://www.cypress.com
文件编号： 38-07108修订版**
12/26/2002
第25 3
批准的产品
C9870G
高性能奔腾4时钟合成器
串口控制寄存器（续）
字节0 ： CPU时钟寄存器
位
7
@Pup
0
针＃
-
描述
扩频启用
0 =传播关，1 =铺在
这是一个读写控制位。
版权所有
3V66_1 / VCH频率选择
0 = 66M选择，1 = 48M选
这是一个读写控制位。
CPU_STP ＃ 。反映外部CPU_STP ＃当前值（引脚53 ） ，该位是只读的。
反映内部PCI_STP ＃函数的当前值读出时。内部PCI_STP ＃是
逻辑和内部寄存器的SMBus位和外部PCI_STP ＃引脚的功能。
频率选择位2，反映SEL2 （引脚40 ）的值。该位是只读的。
频率选择位1.反映SEL1 （引脚55 ）的值。该位是只读的。
频率选择位0反映SEL0 （引脚54 ）的值。该位是只读的。
6
5
0
0
-
35
4
3
2
1
0
引脚53
引脚34
引脚40
55针
引脚54
44,45,48,49,
51,52
10,11,12,13,
16,17,18
-
-
-
字节1 ： CPU时钟寄存器
位
7
6
5
@Pup
PIN码43
0
0
针＃
-
-
44,45
描述
MULT0 （引脚43 ）值。该位是只读的。
版权所有
CPU2控制功能时， CPU_STP ＃为低电平
1 =自由运行， 0 =停止低配CPU_STP ＃置为低电平
这是一个读写控制位。
CPU1控制功能时， CPU_STP ＃为低电平
1 =自由运行， 0 =停止低配CPU_STP ＃置为低电平
这是一个读写控制位。
CPU0控制功能时， CPU_STP ＃为低电平
1 =自由运行， 0 =停止低配CPU_STP ＃置为低电平
这是一个读写控制位。
CPU2输出控制， 1 =启用， 0 =禁用高和CPU / 2禁用低
这是一个读写控制位。
CPU1输出控制， 1 =启用， 0 =禁用高和CPU / 1禁止低
这是一个读写控制位。
CPU0输出控制， 1 =启用， 0 =禁用高和CPU / 0禁用低
这是一个读写控制位。
字节3 ： PCI_F时钟和48M控制寄存器
（所有位都是可读写功能）
位
7
6
5
@Pup
1
1
0
针＃
38
39
7
描述
48MDOT输出控制
1 =启用， 0 =强制为低
48MUSB输出控制
1 =启用， 0 =强制为低
PCI_STP ＃ ， PCI_F2的控制权。
0 =自由运行， 1 =停止时
PCI_STP ＃为低
PCI_STP ＃ ， PCI_F1的控制权。
0 =自由运行， 1 =停止时
PCI_STP ＃为低
PCI_STP ＃ ， PCI_F0的控制权。
0 =自由运行， 1 =停止时
PCI_STP ＃为低
PCI_F2输出控制
1 =运行， 0 =强制为低
PCI_F1输出控制
1 =运行， 0 =强制为低
PCI_F0输出控制
1 =运行， 0 =强制为低
4
0
48,49
3
0
51,52
2
1
0
1
1
1
44,45
48,49
51,52
字节2 ： PCI时钟控制寄存器
（所有位都是可读写功能）
位
7
6
5
4
3
2
1
0
@Pup
0
1
1
1
1
1
1
1
针＃
-
18
17
16
13
12
11
10
描述
版权所有
PCI6输出控制
1 =启用， 0 =强制为低
PCI5输出控制
1 =启用， 0 =强制为低
PCI4输出控制
1 =启用， 0 =强制为低
PCI3输出控制
1 =启用， 0 =强制为低
PCI2输出控制
1 =启用， 0 =强制为低
PCI1输出控制
1 =启用， 0 =强制为低
PCI0输出控制
1 =启用， 0 =强制为低
4
0
6
3
0
5
2
1
0
1
1
1
7
6
5
赛普拉斯半导体公司
http://www.cypress.com
文件编号： 38-07108修订版**
12/26/2002
第25 4
QQ：2880707522 复制
