QUAD T1 / E1短途
线路接口单元
特点
!
IDT82V2044
!
!
!
!
!
!
完全集成的四通道T1 / E1短程线路接口，
支持100
T1双绞线， 120
E1双绞线和75
E1同轴电缆的应用
可选择单轨模式或双轨道模式和AMI或
B8ZS / HDB3编码器/解码器
内置的发送预均衡满足G.703 & T1.102
可选的发送/接收抖动衰减器符合ETSI CTR12 /
13 ， ITU G.736 ， G.742 ， G.823和AT&T酒吧62411规格
SONET / SDH优化的抖动衰减器符合ITU G.783
映射抖动规范
数字/模拟LOS检测符合ITU G.775 ， ETS 300 233和
T1.231
ITU G.772非侵入式监视在役测试
信道1中的任何一个通道3
!
!
!
!
!
!
!
!
!
低阻抗传输高-Z驱动器
可选的硬件和并行/串行主机接口
本地，远程和带内的环回测试功能
无缝保护开关（ HPS）的1 + 1保护，而不
继电器
电路板测试的JTAG边界扫描
3.3 V电源供电， 5 V容限I / O
低功耗
工作温度范围： -40
°C
+85
°C
可提供144引脚薄型四方扁平封装（ TQFP ）和160引脚
塑料球栅阵列（ PBGA ）封装
提供绿色包装选项
功能框图
LOS
探测器
RTIPn
RRINGn
类似物
环回
TTIPn
TRINGn
PEAK
探测器
LINE
司机
切片机
CLK&Data
恢复
（ DPLL ）
数字
环回
波形
整形
发送
全一
G.772
MONITOR
时钟
发电机
控制界面
其中四个相同的通道
LOSn
抖动
衰减器
B8ZS/
HDB3/AMI
解码器
远程
环回
抖动
衰减器
B8ZS/
HDB3/AMI
编码器
IBLC
探测器
AIS
探测器
TCLKn
TDN / TDPn
BPVIn / TDNN
RCLKn
RDN / RDPn
CVn型/ RDNn
注册
网络文件
JTAG TAP
VDDIO
VDDT
VDDD
VDDA
OE
CLKE
MODE [ 2：0]
CS / JAS
TS2/SCLK/ALE/AS
TS1/RD/R/W
TS0/SDI/WR/DS
SDO / RDY / ACK
INT
唱片[3：0 ] / D [ 7：0] / AD [7 ：0]的
MC [ 3 ： 0 ] / A [ 4 ： 0 ]
MCLK
图1框图
IDT和IDT标志是集成设备技术， Inc.的商标。
1
2005年集成设备技术有限公司
TRST
TCK
TMS
TDI
TDO
2005年9月22日
DSC-6531/-
IDT82V2044
QUAD T1 / E1短程线路接口单元
描述
该IDT82V2044是单芯片，4通道的T1 / E1短途的PCM
收发器的1.544兆赫（T1），或2.048兆赫（ E1）的一个基准时钟。
该IDT82V2044包含4个发射器和4个接收器。
所有的接收器和发射器可以被编程为工作或者
在单轨模式或双轨道模式。 B8ZS / HDB3或AMI编码器/
解码器是可选的单轨模式。在预编码后的发送数据
NRZ格式可以与该设备被配置成在双滑轨被接受
模式。接收器采用英特执行时钟和数据恢复
磨碎的数字锁相环。作为一个选项，该生片数据（不
再定时），可以在接收数据引脚输出。发送均衡是
具有低阻抗输出驱动器提供实现形
波形到变压器，以保证模板的一致性。
甲抖动衰减器集成在IDT82V2044 ，并且可以是
切换到任意发送路径或所有通道的接收路径。
抖动衰减性能符合ETSI CTR12 / 13 ， ITU G.736 ，
G.742 ， G.823和AT&T酒吧62411规格。
该IDT82V2044提供了硬件控制模式和软件控制
模式。软件控制模式适用于任何串行主机接口或
并行主机接口。通过英特尔/摩托罗拉兼容后者的作品
8位并行接口，用于两个多路复用或非多路复用的应用
系统蒸发散。硬件控制模式采用复用引脚来选择不同的
当主机接口不可用的设备的操作模式。
该IDT82V2044还提供环回和JTAG边界扫描
测试功能。使用集成的监控功能，
IDT82V2044可以被配置为与非4通道收发器
侵入保护监测点。
该IDT82V2044可用于SDH / SONET的多路复用器，中央
办公室或PBX ，数字接入交叉连接，数字无线基站，
远程无线模块和微波传输系统。
销刀豆网络gurations
GNDIO
GNDIO
DNC
DNC
DNC
DNC
GNDIO
GNDIO
GNDIO
TDI
TDO
TCK
TMS
TRST
IC
IC
VDDIO
GNDIO
VDDA
GNDA
MODE0/CODE
CS / JAS
TS2/SCLK/ALE/AS
TS1/RD/R/W
TS0/SDI/WR/DS
SDO / RDY / ACK
INT
TCLK2
TD2/TDP2
BPVI2/TDN2
RCLK2
RD2/RDP2
CV2/RDN2
LOS2
TCLK3
TD3/TDP3
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
描述
GNDIO
GNDIO
DNC
DNC
DNC
DNC
GNDIO
GNDIO
GNDIO
MCLK
MODE2
A4
MC3/A3
MC2/A2
MC1/A1
MC0/A0
VDDIO
GNDIO
VDDD
GNDD
LP0/D0/AD0
LP1/D1/AD1
LP2/D2/AD2
LP3/D3/AD3
D4/AD4
D5/AD5
D6/AD6
D7/AD7
TCLK1
TD1/TDP1
BPVI1/TDN1
RCLK1
RD1/RDP1
CV1/RDN1
LOS1
TCLK0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
GNDIO
DNC
DNC
DNC
DNC
OE
CLKE
VDDT
DNC
DNC
GNDT
DNC
DNC
GNDT
DNC
DNC
VDDT
DNC
DNC
VDDT
DNC
DNC
GNDT
DNC
DNC
GNDT
DNC
DNC
VDDT
DNC
DNC
DNC
DNC
DNC
DNC
GNDIO
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
IDT82V2044
（ TOP VIEW ）
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
BPVI3/TDN3
RCLK3
RD3/RDP3
CV3/RDN3
LOS3
RTIP3
RRING3
VDDT
TTIP3
TRING3
GNDT
RRING2
RTIP2
GNDT
TRING2
TTIP2
VDDT
RTIP1
RRING1
VDDT
TTIP1
TRING1
GNDT
RRING0
RTIP0
GNDT
TRING0
TTIP0
VDDT
MODE1
LOS0
CV0/RDN0
RD0/RDP0
RCLK0
BPVI0/TDN0
TD0/TDP0
图2 TQFP144封装引脚分配
2
2005年9月22日
IDT82V2044
QUAD T1 / E1短程线路接口单元
1
引脚说明
表1引脚说明
名字
TYPE
PIN号
TQFP144
PBGA160
发射和接收线路接口
TTIP0
TTIP1
TTIP2
TTIP3
TRING0
TRING1
TRING2
TRING3
RTIP0
RTIP1
RTIP2
RTIP3
RRING0
RRING1
RRING2
RRING3
45
52
57
64
46
51
58
63
48
55
60
67
49
54
61
66
N5
L5
L10
N10
P5
M5
M10
P10
P7
M7
M8
P8
N7
L7
L8
N8
描述
类似物
产量
TTIPn / TRINGn ：发送双极提示/振铃通道0 3
这些引脚的差分线路驱动器输出。他们将在高阻抗状态，如果OE引脚为低电平或，对应
应的引脚TCLKn低（ OE引脚是全球性的控制，同时脚TCLKn为每路控制） 。在主机
模式中，每个销可在高Z通过编程寄存器一个'1'到对应的位
OE
(1)
.
类似物
输入
RTIPn / RRINGn ：接收双极提示/振铃通道0 3
这些引脚的差分线路接收器输入。
发送和接收数字数据接口
TDN ：传输数据的通道0 3
当设备处于单轨模式，要被发送的NRZ数据被输入该引脚上。数据是TDN
采样到器件上TCLKn的下降沿，并通过AMI或B8ZS / HDB3线路码的编码
前规则被发送到线路。
BPVIn ：双极性违章插入通道0 3
双极性侵犯插入在单轨模式下可用2 （见
表2第13页，表 - 第3页上
14)
急性心肌梗死启用。该引脚上的由低到高的转变将使得接下来的逻辑，一个要发送的上
TDN相同极性的前一个脉冲，并违反AMI的规则。这对于测试。
TDPn / TDNN ：正/负数据传输通道0 3
当该装置处于双滑轨模式下， NRZ数据，以用于正被发送/负脉冲被输入
该引脚上。上TDPn / TDNN数据被采样上TCLKn的下降沿。双轨道线路代码
模式是作为如下：
TDPn
0
0
1
1
TDNN
0
1
0
1
输出脉冲
空间
负脉冲
正脉冲
空间
TD0/TDP0
TD1/TDP1
TD2/TDP2
TD3/TDP3
I
BPVI0/TDN0
BPVI1/TDN1
BPVI2/TDN2
BPVI3/TDN3
37
30
80
73
38
31
79
72
N2
L2
L13
N13
N3
L3
L12
N12
拉销TDNN高超过16个连续TCLK时钟周期将配置相应的
通道进入单轨模式1 （见
表2第13页和第14页上的表- 3） 。
1
。注册名称由粗体大写字母表示。例如，
OE
表示输出使能寄存器。
引脚说明
4
2005年9月22日
IDT82V2044
QUAD T1 / E1短程线路接口单元
表1引脚说明（续）
名字
TYPE
PIN号
TQFP144
PBGA160
描述
TCLKn ：发送时钟通道0 3
1.544兆赫（对于T1模式）或2.048兆赫（对于E1模式）传输的时钟输入该引脚上。该
发送在TDN / TDPn或TDNN数据被采样到器件上TCLKn的下降沿。
拉TCLKn高电平的时间超过16个MCLK周期，相应的发射器在发送的所有设置
问鼎（ TAOS ）的状态（当MCLK的时钟频率） 。陶斯的状态下， TAOS发电机采用MCLK作为
时钟参考。
如果TCLKn为低电平时，对应的传输信道被设置成电源关闭状态，同时驱动器的输出端口
成为高阻抗。
TCLKn和MCLK的不同组合产生不同的传输模式。它被概括为跟着
低点：
TCLK0
TCLK1
TCLK2
TCLK3
36
29
81
74
N1
L1
L14
N14
MCLK
主频
主频
主频
正常工作
发送全1 （ TAOS ）信号到线路侧的相应
高（ ≥ 16 MCLK ）
发送通道。
低（ ≥ 64 MCLK ）相应的传输通道设定为关机状态。
TCLKn的时钟正常运行
发送全1（ TAOS ）信号线端
TCLKn高
在相应的发射信道。
（ ≥ 16 TCLK1 ）
通讯传输通道设定为力量
TCLKn低
TCLK1计时
关闭状态。
（ ≥ 64 TCLK1 ）
在接收路径不受TCLK1的状态。当MCLK
为高电平时，所有接收路径只是切片传入的数据流。当
MCLK为低时，所有的接收路径被断电。
TCLK1是unavail-
所有四个发射器（ TTIPn & TRINGn ）将在高-Z 。
能。
TCLKn
主频
传输模式
I
HIGH / LOW
HIGH / LOW
RDN ：接收数据通道0 3
在单轨模式下，所接收到的NRZ数据从该引脚输出。该数据通过AMI或B8ZS /译码
HDB3线路编码规则。
CVn型：违反守则通道0 3
在单轨模式下，双极性违章，违规的代码和零过多会通过驱动引脚报告
CVn型高为一个完整时钟周期。然而，当选择的AMI译码器只双极性违章被表明。
RDPn / RDNn ：正/负接收数据通道0 3
在双轨道模式，时钟恢复，这些引脚输出的NRZ数据。在RDPn高信号指示
收据上RTIPn / RRINGn一个正脉冲，而在RDNn高信号指示收据
负脉冲RTIPn / RRINGn 。
在RDN或RDPn / RDNn的输出数据同步输出RCLK的下降沿时CLKE输入
低，或者是同步输出RCLK的上升沿时CLKE高。
在双轨道模式没有时钟恢复，这些引脚输出的原始RZ切片数据。在这个数据恢复
模式， RDPn / RDNn的有效极性是由销CLKE确定。当CLKE引脚为低电平， RDPn / RDNn
为有效低电平。当CLKE引脚为高电平， RDPn / RDNn为高电平有效。
在硬件模式下， RDN或RDPn / RDNn将LOS期间保持活跃。在主机模式下，这些引脚将任
保持活跃或插入告警指示信号（AIS）到接收路径中，由位AISE在寄存器确定
TER
GCF 。
RDN或RDPn / RDNn被设置成高阻抗，当相应的接收器被断电。
RD0/RDP0
RD1/RDP1
RD2/RDP2
RD3/RDP3
CV0/RDN0
CV1/RDN1
CV2/RDN2
CV3/RDN3
O
高-Z
40
33
77
70
41
34
76
69
P2
M2
M13
P13
P3
M3
M12
P12
引脚说明
5
2005年9月22日
QQ：2881677436 复制
