【低成本的嵌入式64位RISControllerW / DSP功能特点高性能嵌入式64位微处理器- 6】,IC型号IDT79R4640-200DUI,IDT79R4640-200DUI PDF资料,IDT79R4640-200DUI经销商,ic,电子元器件-51电子网

低成本的嵌入式

64位RISController

W / DSP功能

特点

高性能嵌入式64位微处理器

- 64位的整数运算

- 64位寄存器

- 基于MIPS的RISC架构

- 为100MHz ， 133MHz的， 150MHz的， 180MHz的， 200MHz的和267MHz

工作频率

- 32位总线接口带来了64位功率为32位系统成本

高性能的DSP功能

- 1.335亿整数MUL-厚积薄发

运算/秒@ 267MHz

- 89 MFLOPS浮点运算@ 267MHz

高性能的微处理器

- 133.5 M MUL-添加/秒@ 267MHz

- 89 MFLOPS @ 267MHz

- >640,000的Dhrystone （ 2.1 ） /秒的能力@ 267MHz （ 352

Dhrystone MIPS的）

高集成度

- 64位， 267 MHz的CPU整数

- 8KB指令缓存; 8KB数据缓存

- 整数乘法单元133.5M MUL-添加/秒

向上软件与IDT RISController兼容

家庭

轻松升级到64位系统

IDT79RC4640

低功耗工作

- 主动电源管理权力下不活动的单位

·待机模式

大型，高效的片上高速缓存

- 独立的8KB指令和8KB数据缓存

- 从内部缓存超过3200MB / s的带宽

- 2 - 集联

- 回写式和直写式支持

- 缓存锁定，便于确定性响应

- 高性能写协议，图形和数据

通讯

公交车与RC4000系列兼容

- 系统接口的125MHz ，提供了带宽高达500

MB /秒

- 直接连接到32位宽系统

- 同步至外部参考时钟为多主

手术

- 插座与IDT RC 64474和RC64574兼容

改进的实时支持

- 快速中断解码

- 可选缓存锁定

注意：

的“R”指的是5V份; “RV”是指3.3V份; “RC”

同时指

框图

267 MHz的64位CPU

64位寄存器文件

64位加法器

系统控制协处理器

地址转换/

缓存属性控制

89 MFLOPS单精度FPA

FP寄存器文件

流水线控制

包/拆包

负载定位仪

商店定位仪

逻辑单元

高性能

整数乘法

异常管理

功能

FP添加/子/ CVT /

DIV /的Sqrt

FP乘法

控制总线

数据总线

指令总线

指令缓存

集A

（带锁）

32-bit

同步

系统接口

数据缓存

集A

（带锁）

数据缓存

套装B

指令缓存

套装B

IDT标志为注册商标， RC4600 ， RC4650 ， RC3081 ， RC3052 ， RC3051 ， RC3041 RISController和RISCore是为Integrated Device Technology ， Inc.的商标。

1 23

2001年集成设备技术有限公司

2001年4月10日

DSC 2分之3486

IDT79RC4640

描述

该IDT79RC4640是集成设备的低成本部件

科技公司RC4000系列，有针对性的各种性能 - 中

饥饿的嵌入式应用。该RC4640继续RC4000

通过高速流水线的高性能，高频带 - 的传统，

宽度高速缓存和总线接口， 64位架构，并特别注意

要有效的控制。这种性能的成本减少了除去

功能单元常常并不需要许多嵌入式应用。

该RC4640支持多种嵌入式处理器为基础的

的应用，如网络互联的设备（路由器，交换机），

办公室自动化设备（打印机，扫描仪），以及消费者的多

媒体游戏系统。此外，作为具有向上的软件兼容

该RC32300家庭以及巴士─向上和软件兼容

与上述IDT RC4000家庭， RC4640将服务于许多相同的

应用程序。并且，在RC4640支持需要整数应用

数字信号处理（DSP）功能。

该RC64475和RC64575处理器提供了直接的迁移路径

基于IDT的RC4650处理器的设计，通过充分和脚

插座兼容性。

该RC4640带来了64位的性能水平，降低成本的系统。

高性能是通过保留大容量片上双向保存设定

联想缓存，流线型的高速管道，高带宽，

64位执行和设施，如年初启动的数据缓存

未命中。

这些技术允许系统设计人员超过3.2 GB /秒aggre-

门内部带宽500 MB / s的总线带宽，差不多352 Dhrys-

音MIPS ， 89MFlops和133.5 M MUL-添加/秒。一系列工具

方便RC4640为基础的系统的快速发展，使一

各种各样的客户访问处理器的高性能

能力，同时保持很短的时间将产品推向市场的目标。

扩展导致更好的代码密度，更大的多

处理支持，为常用的代码提高性能

序列中的操作系统内核和更快的执行浮点的

点密集型应用。所有资源依赖关系是由变压器

父母给程序员，确保中implementa-可移植性

MIPS指令集体系结构的系统蒸发散。此外， MIPS的三

指定定义采取64位的优点的新指令架构设计师用手工

tecture处理器。

最后， RC4640还实现了额外的指令，

在考虑扩展到MIPS - III架构。这些指令

系统蒸发散提高乘法和乘加CPU的吞吐量，

因此，它非常适用于各式各样的成像和DSP应用。

这些扩展，它使用了MIPS科技公司分配的操作码

为此目的，通过广泛的开发工具支持。

MIPS的整数单元执行加载/存储体系结构与

单周期ALU操作（逻辑，移位，加，分）和自主

乘法/除法单元。在64位寄存器的资源包括： 32中普通

用正交整数寄存器， HI / LO结果寄存器的

整数乘法/除法单元，和程序计数器。此外，导通

芯片的浮点协处理器增加32个浮点寄存器，和一个

浮点控制/状态寄存器。

注册网络文件

在RC4640具有32个通用64位寄存器。这些寄存器

寄存器被用于标量整数运算和地址运算。该

寄存器文件包含两个读端口和一个写端口，完全

旁路，以尽量减少流水线中的操作延迟。

算术逻辑单元

在RC4640 ALU由整数加法器和逻辑单元的。该

加法器进行地址计算，除算术运算;

逻辑单元执行所有的逻辑和移位运算。各单位

高度优化的，并且可以在一个单一的流水线周期执行操作。

整数乘法/除法

该RC4640采用专用的整数乘法/除法单元，优化

高速乘法和乘法累加运算。表1

显示的性能，表现在流水线时钟计算，取得

由RC4640整数乘法单元。

操作码

MULT / U ， MAD / U

MUL

DMULT ， DMULTU

DIV ， DIVU

DDIV ， DDIVU

操作数

SIZE

16位

32位

16位

32位

任何

重复延迟

摊子

硬件概述

是在RC4640的一些关键要素简述如下。更多

详细信息可在现有的

IDT79RC4640/IDT79RC4650

RISC处理器硬件用户手册。

管道

在RC4640采用5级流水线，它类似于在

IDT79RC3000和IDT79RC4700处理器。这种简单性

管道让RC4640成本小于超标量处理器

并要求比超流水线处理器功耗更低。因此，与

超标量处理器，具有大数据应用dependen-

资本投资者入境计划，或者需要频繁加载/存储，还可以实现最高性能。

整数执行引擎

该RC4640实现了MIPS- III指令集架构

并完全与在较早运行的应用程序向上兼容

发电部分。该RC4640是软件兼容的RC4650 ，

并且包括在RC4700微处理器中发现的指令集，

针对更高的性能，同时保持二进制兼容性

与RC32300处理器。

表1 RC4640整数乘法运算

2 23

2001年4月10日

IDT79RC4640

在MIPS - III架构定义了一个乘法的结果或

除法运算都放在HI和LO寄存器。该值可以

然后转移到使用MFHI通用寄存器文件/

MFLO说明。

在RC4640增加了一个新的乘法指令， “MUL ”，它可以

指定的乘法结果绕过“罗”的寄存器和放置

紧接在主寄存器文件。通过避免直接“ MOVE-

从罗老“号时，需要使用指令”的乘法“ ，吞吐量

密集型操作增加。

由RC4640提供一个额外的增强是一个原子

“乘加”运算， MAD ，用于执行乘法累加

操作。该指令将两数相乘，并增加了产品

到的HI和LO寄存器的当前内容。此操作用于

在许多DSP算法，并允许RC4640到成本降低

系统要求的DSP和控制功能的组合。

最后，积极的实现技术功能的低延迟

随着这些流水线操作，使新的操作要

发行前，前一个已全部完成。表1还示出了

重复率（峰值发射率），延迟和处理器摊位号码

所需的各种操作。该RC4640执行自动

操作数的大小的检测，以确定操作数的大小，和实施

ments硬件联锁装置，以防止溢出，允许这种高性

能与简单的编程实现曼斯。

浮点协处理器

该RC4640采用一个完整的单精度浮点

协处理器芯片上，包括一个浮点寄存器文件和执行

单位。浮点协处理器构成一个“无缝”接口

整数单元，解码和并行执行的指令的

整数单元。

在RC4640的浮点单元直接实现单

精度浮点运算，这使得RC4640到

无需exten-执行诸如图形渲染

西伯裸片面积或功耗。的单精度单元

RC4640是用的单精度运算直接兼容

RC4700 ，并具有相同的延迟和重复率。

在RC4640不直接实现双精度操作

系统蒸发散在RC4700发现。然而，为了保持软件的兼容性，

该RC4640将发出一个陷阱时，双精度操作initi-

ated ，允许所请求的功能，以软件进行仿真。替代方案

本机，系统架构师可以使用的软件库仿真

双精度功能，在编译时选择，以消除

开销陷阱和仿真相关的。

浮点单元

该RC4640的浮点执行单元执行单精度

算术运算，如在IEEE标准754指定的执行单元是

分成一个独立的乘法单元和组合添加/转换/分/

平方根单位。支持多重重叠和加法/减法。该

乘法器部分流水线，允许新的乘法指令

开始每6个周期。

如在IDT79RC4700的RC4640保持充分精确的浮点

点异常，同时允许两个重叠和流水线操作

系统蒸发散。精确的例外是在极其重要的关键任务

环境，如ADA，和非常理想的用于调试在任何

环境。

浮点单元的操作设置包括浮点加法，

固定点之间的加，减，乘，除，开方，转换

和浮点格式，其中浮点格式的转换，并

浮点比较。这些操作符合IEEE标准

不直接支持754双精度运算;尝试

执行双精度浮点运算，或直接引用

双精度寄存器，导致RC4640信号“陷阱”的

CPU ，从而实现仿真所要求的功能。表2给出了

一些在内部处理器的浮点指令的等待时间

周期。

手术

添加

子

MUL

DIV

SQRT

CMP

FIX

FL燕麦

ABS

MOV

负

LWC1

SWC1

指令

潜伏期

表2浮点操作

浮点通用寄存器文件

浮点寄存器堆是由32的32位寄存器

字符。这些寄存器被用作源或目标寄存器

单精度操作。

引用这些寄存器作为64位寄存器（如在支持

RC4700 ）将导致一个陷阱被发送到该整数单元。

浮点控制寄存器空间包含两个寄存器;一

用于确定所述copro-配置和版本信息

处理器和一个用于控制和状态信息。这些主要是

参与诊断软件，异常处理，保存状态和

恢复和舍入模式的控制。

3 23

2001年4月10日

IDT79RC4640

系统控制协处理器（ CP0 ）

在MIPS架构的系统控制协处理器受访

sible为虚拟地址到物理地址的翻译和高速缓存协议

除控制系统，以及的诊断能力

处理器。在MIPS架构中，系统控制协处理器

（因而，内核软件）是依赖于实现的。

在RC4640 ，在CP0相对于RC4600显著变化

已落实。这些改变是为了简化

存储器管理，便于调试和速度的实时处理。

系统控制协处理器寄存器

该RC4640采用了所有的系统控制协处理器（ CP0 ）

寄存器在芯片上。这些寄存器提供路径，通过该

虚拟存储器系统的地址转换控制，例外

被处理的，并且工作模式控制（内核与用户模式，

中断使能或禁止，缓存功能）。此外， RC4640

包括的寄存器来实现一个实时循环计数的设施，这

艾滋病在高速缓存中的诊断测试，数据错误检测助攻，的制造厂

itates软件调试。或者，该定时器可被用作

操作系统基准计时器，并且可以用信号的周期性中断。

表3示出了RC4640的CP0寄存器。

数

名字

IBASE

IBound

质数据库

DBound

功能

指令的地址空间基地

指令地址空间的束缚

数据地址空间基地

数据地址空间的约束

未使用

在地址异常的虚拟地址

计数每隔一个周期

产生中断时数=比较

其他控制/状态

异常/中断信息

除了PC

处理器编号

高速缓存和系统属性

对的8个512MB高速缓存的区域属性

虚拟地址空间

指令断点的虚拟地址

数据断点的虚拟地址

用于高速缓存的诊断

高速缓存的诊断信息

高速缓存的索引信息

CacheError例外PC

操作模式

在RC4640支持两种操作模式：用户模式和

内核模式。通常用于异常内核模式操作

处理和操作系统的内核功能，包括CP0管理

换货并获得IO设备。在内核模式中，软件可以访问

在整个地址空间和所有的协处理器0的寄存器，并

可以选择是否启动协处理器1访问。处理器

进入内核模式在复位时，每当一个异常被识别。

用户模式典型地用于应用程序。用户模式

访问被限制在虚拟地址空间的一个子集，并且可以

被访问CP0功能抑制。

0xFFFFFFFF

内核虚拟地址空间

(kseg2)

映射， 1.0 GB

0xC0000000

0xBFFFFFFF

未缓存的内核物理地址空间

(kseg1)

映射， 0.5GB

0xA0000000

0x9FFFFFFF

缓存内核物理地址空间

(kseg0)

映射， 0.5GB

0x80000000

0x7FFFFFF

4-7, 10, 20-25, -

29, 31

BadVAddr

算

比较

状态

原因

EPC

PRID

CONFIG

CALG

IWATCH

DWatch

ECC

CacheErr

TAGLO

值的ErrorEPC

用户虚拟地址空间

（ USEG ）

映射， 2.0GB

0x00000000

图1模式的虚拟地址（ 32位模式）

虚拟地址到物理地址的映射

在RC4640的4GB虚拟地址空间如图1所示。

4GB的地址空间被分为在任一可访问的地址

内核或用户模式（ KUSEG ）和地址仅在内核中访问

模式（ KSEG2 ：0）。

在RC4640支持使用多个用户任务共享

共同的虚拟地址，但映射为单独的物理地址。

这家工厂是通过包含在“基界”的寄存器来实现

CP0.

当一个用户的虚拟地址被置位（加载，存储，或指令

取），在RC4640虚拟地址同的内容进行比较

适当的“界限”寄存器（指令或数据）。如果虚拟

表3 RC4640 CPO寄存器

4 23

2001年4月10日

IDT79RC4640

地址为“超出范围” ，相应的“基地”的值寄存器

添加到虚拟地址，以形成为物理地址为参考

ENCE 。如果地址不在范围之内，一个异常信号。

利用此功能，多个用户进程在一个单一的物理

存储器，而无需使用一个TLB中。这种类型的操作是进一步

由多个开发工具为RC4640支持，包括

实时操作系统和“位置无关的代码” 。

内核模式地址不使用基部界限寄存器，而是

而经过一个固定的虚拟到物理地址的转换。

调试支持

为了便于软件调试，在RC4640增加了对“手表”寄存器

TER值到CP0 。当启用时，这些寄存器将导致CPU取

当一个“看”的地址是正确访问异常。

中断向量

该RC4640还增加了能力，加快中断异常

解码。不像RC4700 ，它利用一个单一的公共的异常

矢量所有的异常类型（包括中断）时， RC4640可

内核软件，使一个单独的异常中断向量。当

启用后，该向量位置的速度，允许中断处理

软件，以避免通用解码异常中断。

高速缓存存储器

为了使RC4640的高性能管道全和操作

有效的RC4640采用片上指令和数据缓存

即每一个都可以在单个处理器周期存取。每个缓存都有

它自己的64位的数据路径，并且可以并行地被访问。缓存

子系统提供整数和浮点单元与aggre-

超过3200 MB每秒管道时钟门控带宽

频率267MHz的。高速缓冲存储器子系统在结构上类似

该发现在RC4700 ，虽然有些变化已经imple-

mented 。表4是在RC4640中找到的高速缓存的概述。

指令缓存

在RC4640采用了双向组相联的片上的指令

化缓存。这无形中索引，物理标记高速缓存为8KB大小

并且奇偶校验保护。

因为高速缓冲存储器被虚拟地索引，虚拟到物理的

地址的转换发生在平行于所述的高速缓存访问，从而进一步

通过允许这两个操作发生simul-提高性能

taneously 。该标签包含一个20位的物理地址和有效位，并且是

平价保护。

指令高速缓冲存储器是64位宽，并可以再填充或访问

在单个处理器周期。取指令要求每个只有32位

周期，对于1068MB /秒的在267MHz的峰值指令带宽。

顺序访问利用64位的提取操作，以减少功率

功耗和高速缓存未命中笔芯，可以写64位每周期，以尽量减少

高速缓存未命中点球。行大小是8个指令（ 32个字节），以

最大限度地提高性能。

此外，一组中的指令高速缓冲存储器中的内容（设定为“ A”）的

可以“锁定”设置在一个CP0寄存器中的一位。锁定套

阻止其内容被覆盖通过随后的高速缓存

小姐;发生笔芯那么只有进入“设置B” 。

此操作有效地“锁定”的关键代码到一个4kB的集合，

同时允许另一组来服务于其他指令流

正常的方式。因此，高速缓存性能的有益效果，

而确定性的实时响应被保留。

数据缓存

为了快速，单周期存取数据时， RC4640包括8KB的导通

芯片的数据高速缓存，它是2路组相联以固定的32字节

（八个字）管线尺寸。表4列出了RC4640缓存属性。

特征

SIZE

组织

行大小

指数

标签

写入策略

行调令

指令

8KB

数据

2路组相联的2路组相联

32B

VADDR

11..0

PADDR

31..12

不适用

读子块顺序

连续写

32B

VADDR

11..0

PADDR

31..12

回写/ （国际）简讯

读子块顺序

连续写

第一个字

每字节

集A

转让后重启小姐

奇偶

缓存锁定

整条生产线

每个字

集A

表4 RC4640缓存属性

数据高速缓存保护与字节奇偶校验和其标签被保护

用一个奇偶校验位。这几乎是索引和身体标记，以

允许同时进行地址转换和数据缓存访问

正常的写入策略是回写，这意味着商店，一个

高速缓存线不立即导致存储器进行更新。这

通过减少总线流量和消除提高了系统性能

等待每一个存储操作发行之前完成的瓶颈

随后的内存操作。软件可以然而，选择直写

通过对某些地址范围，使用CP0的CAlg寄存器。

支持的数据高速缓存的高速缓存协议是：

未缓存。

在存储区的地址表示为未缓存将不

从缓存中读取。商店这样的地址将被写入

直接到主存储器中，在不改变缓存内容。

写回。

负载和取指令会先搜索缓存，读取

仅当所需数据不在高速缓存中驻留的主存储器。上

数据存储操作，缓存是第一个搜索，如果看

目标地址缓存居民。如果它是驻留，缓存CON-

5 23

2001年4月10日