数据表
14位可配置寄存缓冲器支持DDR2
机密
IDT74SSTUBF32869A
描述
该IDT74SSTUBF32869A是14位1 ： 2注册缓冲
带奇偶校验的，专为1.7 V至1.9 V V
DD
操作。
所有时钟和数据输入与JEDEC的兼容
标准SSTL_18 。控制输入是LVCMOS 。所有
输出经过优化，驱动1.8V CMOS驱动器
DDR2 DIMM负载。它们提供了50 ％以上的动态驱动
强度比标准SSTU32864输出。
该IDT74SSTUBF32869A从差分操作
时钟（CLK和CLK ） 。数据被登记在的交叉点
CLK变高，和CLK变低。
该设备支持低功耗待机操作。当
复位输入端（ RESET ）为低电平时，差分输入
接收器被禁用，而无驱动（浮动）的数据，时钟
和参考电压（V
REF
）的输入是允许的。在
此外，当RESET为低所有寄存器复位，并且所有
除了PTYERR输出被拉低。该LVCMOS
RESET输入必须在一个有效的逻辑举行高或
低的水平。
为了保证前一个稳定的寄存器定义的输出
时钟已经被提供时，复位必须在低举行
上电时的状态。
在DDR2 RDIMM应用， RESET被指定为
完全异步相对于CLK和CLK 。
因此，没有时序关系可以得到保证
两者之间。当进入复位，寄存器将
清零，输出将被迅速地驱动为低，相对于
时禁用差分输入接收器。不过，
走出复位时，寄存器将被激活
快，相对于时间，以使差动输入
接收器。 IDT74SSTUBF32869A必须保证
输出保持为低，只要数据输入是低，则
在从时间时钟是稳定的低到高
复位的过渡和输入接收器是完全
启用。这将确保没有毛刺的
输出。
该装置监测DCS与CSR投入和意志
门QN， PPO （滞奇偶校验输出）和PTYERR （奇偶校验
更改状态时，无论DCS错误）奇偶输出
和CSR高。如果任一的DCS和CSR输入为低时，
QN， PPO和PTYERR输出将正常工作。该
RESET输入的优先级高于DCS和CSR控制
并且将迫使尺寸Qn和PPO输出低电平，
PTYERR高。
该IDT74SSTUBF32869A包括奇偶校验
功能。该IDT74SSTUBF32869A接受的奇偶校验位
从在其输入针PARIN存储控制器的一个或
两个周期对应的数据输入后，比较它
与所接收的D输入端的数据，并且指示它的
漏极开路PTYERR销（低有效）是否有奇偶错误
已经发生。的周期数取决于设置
的C1 。
当作为一个单一的装置中使用时，C1的输入是低电平。
成对使用时，在C1输入接低电平为先
寄存器（前）和C1输入端连接到高电平为第二
注册。当作为单个寄存器中，PPO使用和
PTYERR信号后，产生两个时钟周期
相应的数据输入端。成对使用时，将PTYERR
第一寄存器的信号被悬空。该PPO输出
第一寄存器的级联来对所述PARIN signas
第二寄存器（背面）。的PPO和PTYERR信号
第二寄存器被后产生3个时钟周期
相应的数据输入端。奇偶执行力度和
适用于单，双芯片的设备布线的描述
图下。
如果发生错误，并且PTYERR被驱动为低，它保持
低两个时钟周期或直到RESET被拉低。该
DIMM依赖的信号（ DCKE ， DCS ，企业社会责任和DODT ）
不包含在奇偶校验计算。
上的单个DIMM的使用的所有寄存器必须的
相同的结构，即单或双管芯。
特点
14位1：奇偶校验功能2寄存缓冲器
支持数据输入SSTL_18 JEDEC规范
和产出
50 ％以上的动态驱动力比标准
SSTU32864
支持LVCMOS接通C1和RESET水平
输入
低电压工作： V
DD
= 1.7V至1.9V
可在150 BGA封装
应用
DDR2内存模块
提供了完整的DDR DIMM解决方案
ICS98ULPA877A或IDTCSPUA877A
理想的DDR2 667和800
14位可配置寄存缓冲器支持DDR2
1
机密
IDT74SSTUBF32869A
7093/8
IDT74SSTUBF32869A
14位可配置寄存缓冲器支持DDR2
商用温度等级
奇偶实施和设备布线
PARIN ， W4
PARIN
注册1
（正面）
NC ， A8
NC ， A4
NC ， A8
PPO ， W8
PPO ， W4
注册2
（返回）
NC ， A11
PTYERR ， W1
设C = 0寄存器1和C = 1寄存器2
框图
（ CS ACTIVE ）
V
REF
2
PARIN
D
Q
2
2
2
奇偶发生器
和检查
2
PTYERR
PPO
R
Q1
A
D1
D
Q
Q1
B
R
11
Q14
A
(1)
D14
(1)
D
Q
Q14
B
(1)
R
QCS
A
DCS0
D
Q
QCS
B
企业社会责任
R
QCKE
A
DCKE
D
Q
QCKE
B
R
QODT
A
DODT
D
Q
QODT
B
R
RESET
CLK
CLK
注意：
1.本范围不包括D1 ，D4和D7 ，以及它们相应的输出。
14位可配置寄存缓冲器支持DDR2
2
机密
IDT74SSTUBF32869A
7093/8
IDT74SSTUBF32869A
14位可配置寄存缓冲器支持DDR2
商用温度等级
引脚配置
1
A
NB
2
V
DD
3
MCL
(1)
4
NC
5
GND
6
V
REF
7
GND
8
NC
9
MCL
(1)
10
V
DD
11
NC
B
V
DD
NB
V
DD
GND
GND
GND
GND
GND
V
DD
NB
V
DD
C
QCKEA
V
DD
NB
GND
NB
GND
NB
GND
NB
V
DD
QCKEB
D
Q2A
V
DD
GND
NB
DCKE
NB
D2
NB
GND
V
DD
Q2B
E
Q3A
V
DD
NB
D3
NB
NC
NB
DODT
NB
C1
Q3B
F
QODTA
V
DD
GND
NB
NC
NB
NC
NB
GND
V
DD
QODTB
G
Q5A
V
DD
GND
D5
NB
CLK
NB
D6
GND
V
DD
Q5B
H
Q6A
NB
GND
NB
NC
NB
NC
NB
GND
NB
Q6B
J
K
QCSA
V
DD
NB
NC
NB
RESET
NB
企业社会责任
NB
V
DD
QCSB
V
DD
V
DD
GND
GND
NB
NB
NB
GND
V
DD
V
DD
V
DD
L
Q8A
V
DD
NB
DCS
NB
CLK
NB
D8
NB
V
DD
Q8B
M
N
Q9A
NB
GND
NB
NC
NB
NC
NB
GND
NB
Q9B
Q10A
V
DD
GND
D9
NB
NC
NB
D10
GND
V
DD
Q10B
P
Q11A
V
DD
GND
NB
NC
NB
NC
NB
GND
V
DD
Q11B
R
Q12A
C1
NB
D11
NB
NC
NB
D12
NB
V
DD
Q12B
T
Q13A
V
DD
GND
NB
D13
NB
D14
NB
GND
V
DD
Q13B
U
V
Q14A
V
DD
NB
GND
NB
GND
NB
GND
NB
V
DD
Q14B
V
DD
NB
V
DD
GND
GND
GND
GND
GND
V
DD
NB
V
DD
W
PTYERR
V
DD
MCL
(1)
PARIN
GND
V
REF
GND
PPO
MCL
(1)
V
DD
NB
150球BGA
顶视图
注意：
1.NC表示无连接（球存在，但是不连接到管芯） 。 NB表示没有球填充在那
格点。
14位可配置寄存缓冲器支持DDR2
4
机密
IDT74SSTUBF32869A
7093/8
QQ：2880707522 复制
