【3.3伏时隙交换数字开关256 x 256产品特点：IDT72V8980256 ×256通道无阻塞交】,IC型号IDT72V8980DB,IDT72V8980DB PDF资料,IDT72V8980DB经销商,ic,电子元器件-51电子网

3.3伏时隙交换

数字开关

256 x 256

产品特点：

IDT72V8980

256 ×256通道无阻塞交换

串行通信总线兼容（ ST- BUS

)

8 RX输入， 32路以64 kbit / s的串行线路

8 TX输出32个通道，每串线64千比特/秒

三态串行输出

微处理器接口（ 8位数据总线）

3.3V电源

采用44引脚塑料有引线芯片载体（ PLCC ）， 48针

收缩小外形封装（ SSOP ）和44引脚塑料四方

扁平封装（ PQFP ）

工作温度范围为-40 ° C至+ 85°C

3.3V的I / O与5V容限输入

和输出通道。那些256个信道被划分成8个串行输入和

输出，其每一个由32个通道（每个通道64千比特/秒），以形成

多路2.048 Mb / s的数据流。

功能说明

该IDT72V8980装置的功能框图显示在下面。

该系列ST- BUS

流持续为2.048 Mb / s的运行，

设置在125微秒宽帧每个包含32 8位通道。八个输入

（ RX0-7 ）和8个输出（ TX0-7 ）的串行数据流在所提供的

IDT72V8980设备允许一个完整的256 ×256通道无阻塞

开关矩阵来构造。串行接口时钟（ C4I ），用于该设备

是4.096兆赫。

接收到的串行数据由内部转换为并行格式

在256位置上的芯片的串行 - 并行转换和存储的顺序

数据存储器。通过使用由该输入的8千赫帧复位内部计数器

脉冲，

F0i,

将输入的串行数据流可以被成帧，并依次

解决。

描述：

该IDT72V8980是ST- BUS

通过受控兼容数字交换机

微处理器。该IDT72V8980可以处理多达256个64千比特/秒的输入

功能框图

C4i

F0i

GND

RESET

(1)

ODE

RX0

RX1

RX2

RX3

RX4

RX5

RX6

RX7

定时

单位

TX0

输出MUX

发送

串行数据

流

TX1

TX2

接受

串行数据

流

数据

内存

控制寄存器

连接

内存

TX3

TX4

TX5

TX6

TX7

微处理器接口

5705 drw01

R / W A0

DTA

D0/

A5/

CCO

注意：

1。

RESET

输入只设在SSOP封装。

IDT和IDT标识是注册为Integrated Device Technology ，Inc.的商标的ST- BUS

是敏迪Corp.的商标。

2003年8月

DSC-5705/5

IDT72V8980 3.3V时隙交换

数字开关256 ×256

商业级温度范围

引脚配置

DNC

(1)

DNC

(1)

DNC

(1)

DTA

CCO

DTA

CCO

RX2

RX1

RX0

ODE

TX0

TX1

指数

TX2

指数

RX3

RX4

RX5

RX6

RX7

F0i

C4i

TX3

TX4

TX5

TX6

TX7

GND

RX3

RX4

RX5

RX6

RX7

F0i

C4i

DNC

(1)

ODE

TX0

RX2

RX1

RX0

TX1

TX2

TX3

TX4

TX5

TX6

TX7

GND

DNC

(1)

DNC

(1)

5705 drw02

5705 drw03

DNC

(1)

PLCC ： 0.05英寸球场上， 0.65英寸X 0.65英寸

（ J44-1 ，订货代码： J），

顶视图

PQFP ： 0.80毫米间距， 10x10公厘

（ DB44-1 ，订货代码： DB）

顶视图

GND

DTA

RX0

RX1

RX2

DNC

(1)

5705 drw04

CCO

ODE

TX0

TX1

TX2

DNC

(1)

TX3

TX4

TX5

TX6

TX7

GND

DNC

(1)

GND

RX3

RX4

RX5

RX6

RX7

RESET

(2)

F0i

C4i

DNC

(1)

读/写

顶视图

套餐类型

SSOP ： 0.025英寸球场上， 0.625英寸X 0.295英寸

注意事项：

1. DNC - 不连接

2。

RESET

输入只设在SSOP封装。

参考标识符

SO48-1

订货编号

DNC

(1)

IDT72V8980 3.3V时隙交换

数字开关256 ×256

商业级温度范围

引脚说明

符号

GND

名字

地面上。

数据确认

（漏极开路）

RX输入0至7

帧脉冲

时钟

地址0-5

数据选通

读/写

芯片选择

数据总线0-7

TX输出07

输出驱动器启用

控制通道输出

器件复位

（施密特触发输入）

I / O

描述

地轨。

+3.3伏电源。

此低电平有效输出表明数据总线传输完成。一个上拉电阻，需要在此

输出。

串行数据输入流。这些流有32个通道以2.048 Mb / s的数据传输速率。

该输入识别格式化为ST- BUS帧同步信号

特定连接的阳离子。

4.096 MHz的串行时钟输入和输出数据流的数据移位。

这些行提供的地址到IDT72V8980的内部寄存器。

这是输入用于微处理器接口上的活性高数据选通。该输入与操作

以使内部读和写产生。

此输入控制的数据总线（ D0-D7 ）的过程中的微处理器存取的方向。

低电平输入使微处理器读取或控制寄存器或内部存储器的写操作。

这些引脚提供对数据的微处理器访问内部控制寄存器。连接存储器高，

连接存储空间不足和数据存储。

串行数据输出流。这些流是由32个， 64千比特/秒信道在2.048 Mb / s的数据速率。

这是一个输出使能对TX0-7串行输出。如果此输入为低电平， TX0-7是高阻抗。如果这是

高电平时，每个信道可以仍然通过软件控制投入高阻抗。

这个输出是一个2.048 Mb / s的线路，其中包含的每帧256比特。各比特的电平由控制

在连接存储器高地点CCO位的内容。

该输入（低电平有效）提出了清除设备内部计数器的IDT72V8980在复位状态，

寄存器和带来TX0-7和微创数据输出到高阻抗状态。时间常数为一个

上电复位电路必须有一个最小的电源的5倍的上升时间。在正常操作中，

该

RESET

引脚必须保持低电平至少100 ns的重置设备。

DTA

RX0-7

I / O

F0i

C4i

A0-A5

读/写

D0-D7

TX0-7

ODE

CCO

RESET

IDT72V8980 3.3V时隙交换

数字开关256 ×256

商业级温度范围

功能说明（续）

数据是在串行数据流的输出可能有两个来源：数据

内存或连接内存。连接内存为16位宽，

被分成两个8位的块，连接内存HIGH和连接

存储空间不足。在连接内存每个位置都与一个关联

在输出流中特定的信道，以便提供一对一的correspon-

在两个存储器之间置信。这种对应关系可以为每个信道

控制每个TX输出流。在处理器模式，在TX数据输出

流从所述连接存储器低位，并从始发

微处理器（图2）。其中，作为连接模式（图1 ），数据

使用地址连接内存从数据存储器中读取。数据

往在串行输出流的特定信道在被读出

以前的信道时隙，以便有时间存储器存取和内部并联

并 - 串转换。

连接方式

在连接模式下，输入源的地址，所有输出通道

被存储在连接存储器低位。该连接内存低的位置

被映射到相应的8位×32个通道输出。的内容

在所选择的地址数据的存储器，然后转移到并行 - 用于─

串行转换器。通过具有输出信道来指定输入信道

通过在连接存储器，输入通道可以被广播到多个输出

通道。

处理器模式

在处理器模式的CPU将数据写入到特定的连接内存不足

它们的位置是在TX的输出流。该连接的内容

存储器的低传送到并行 - 串行转换器1的信道

它是之前被输出和被发送的每个帧的输出，直到它

由CPU改变。

控制

该连接存储器高位位（表4）控制每通道的功能

可在IDT72V8980 。输出通道选择到具体的模式

如：处理器模式或连接模式和输出驱动器启用

或三态状态。还有一个位控制CCO的状态

输出引脚。

输出驱动使能（ ODE ）

该ODE引脚是主输出控制引脚。如果ODE输入保持低电平

所有的TDM输出将被放置在高阻抗不管连接存储器

高编程。然而，如果ODE为高电平时，连接存储器中的内容

高控制在每个通道的基础上的输出状态。

DELAY THROUGH THE IDT72V8980

的信息从所输入的串行数据流传输到输出串行

在通过该装置的延迟数据流的结果。通过IDT72V8980延迟

装置根据输入和输出流和所述的组合而变化

从通道流中运动的通道。上接收的输入数据

流必须首先被存储在数据存储器中，然后再发送出去。

作为信息进入IDT72V8980它必须首先通过一个内部

串行 - 并行转换器。同样地，数据离开该设备之前，它必须

通过内部并行 - 串行转换器。此数据制剂

在所述框架上的信道定位的效果紧接

传入帧主要数据不能在同一时隙离开，就在时间

槽后立即开始。因此，即信息是在相同的输出

频道位置的信息被输入时，相对于框架的脉冲，将

输出在下面的帧。同时，信息交换的通道

紧跟在输入信道不会在时隙输出

紧接着但在下一时隙分配给输出信道， 1

后面的帧。

无论是在后跟随的时隙的信息可以被输出

信息进入IDT72V8980取决于其接收流的通道

信息进入上并TX流信息上留下。这

情况是由于在其中输入流的信息被放置到所述顺序

数据存储器，并且其中流信息排队等待输出顺序。

表1示出了可允许的输入/输出数据流的组合的最小

2通道延迟。

软件控制

如果A5地址线输入为低电平时， IDT72V8980的内部控制

寄存器寻址。如果A5的输入信号为高电平，那么剩下的地址输入

行用于选择每个输入或输出流的32个可能信道。该

地址控制寄存器的输入线和所述数据流的地址位（ STA）的

给选择IDT72V8980数据的所有位置的用户的能力和

连接的回忆。该IDT72V8980存储器映射中示出

表2和图3所示。

在控制寄存器中的数据由存储器选择和流

地址位，拆分内存和处理器模式位。在拆分记忆模式（位

控制寄存器读取） 7从数据存储器和写操作的

所指定的存储器选择位连接存储器（位4和3的

控制寄存器）。内存选择位允许连接存储或高

LOW或数据存储器进行选择，而流地址位定义

对应于输入或输出流的内部存储器小节。

处理器使能位（第6位）放置每个输出信道的每

在处理器模式输出流;即连接存储空间不足的内容

（慢性粒细胞白血病，见表5）是在TX的输出流输出每帧一次

除非ODE输入引脚为低电平。如果PE位为高电平，则IDT72V8980

每一个行为的连接，就好像第2位（通道源）和0 （输出使能）

高内存（CMH ）的位置被设置为HIGH ，无论实际价值的。

如果PE为低电平，则bit 2和0的每个连接存储器高的位置运行

正常。在这种情况下，如果CMH的第2位为高电平时，相关联的TX输出

通道在处理器模式。如果CMH的第2位是低，则内容

CML的定义时隙的源信息（数据流和信道），该

要被切换到输出。

接受

串行数据

流

数据

内存

连接

内存

发送

串行数据

流

接受

串行数据

流

数据

内存

连接

内存

发送

串行数据

流

5705 drw06

5705 drw05

微处理器

图1.连接模式

图2.处理器模式

IDT72V8980 3.3V时隙交换

数字开关256 ×256

商业级温度范围

如果ODE的输入引脚为低电平，则所有的串行输出是高阻抗。

如果ODE为高电平，则bit 0 （输出使能）的CMH位置让（若为高电平）

或禁用（如果LOW ）输出流和渠道。

每个连接内存高位置的第1位（ CCO ）的内容（见

表4） CCO引脚上输出每帧。 CCO的引脚为2.048 Mb / s的

输出，它带有256位。如果CCO位为高电平时，相应的位

CCO的输出被发送高电平。如果CCO为低，对相应的位

CCO输出在低传输。的CMH的256位CCO的内容

传输顺序到CCO输出引脚，并同步

在TX流。要允许延迟任何外部控制电路的内容

在CCO位是在相应通道的输出前一个通道

TX流。例如，在位置0 CCO位的内容（对应

到TX0 ， CH0 ）与所述TX信道31同步地发送，位7位1的

CMH的通道1流0-7的输出同步地发送信道

0位7-0 。

初始化IDT72V8980的

在初始化或上电，连接存储器高的内容

可以在任何状态。这是一个潜在的危险情况时，多个TX

输出端被连接在一起，以形成矩阵。该ODE引脚应在保持低

电时保持所有输出处于高阻抗状态，直到内容

在CMH的编程。

在微处理器的初始化程序中，微处理器应

计划，通过矩阵所需的活动路径，并把所有其他渠道

成为高阻抗状态。应注意，没有两个连接的TX

同时输出驱动总线。与CMH设置，微处理器

控制矩阵可以把ODE信号高放弃高

阻抗状态控制到连接内存最高位输出。

RESET

复位引脚被设计为与董事会复位电路使用。在上电复位

在TX串行数据流将被放入高阻抗和内部状态

寄存器和计数器将被重置。作为连接存储器可以是任何

后的状态的电源时，在ODE销应该用于容纳所述TX在流

高阻抗，直到每通道输出使能在连接控制

高内存适当进行编程。 ODE之间的主要区别

和复位，复位寄存器和计数器会改变的状态下，作为ODE

仅控制所述TX的高阻抗状态流。

RESET

输入唯一

设置在SSOP封装。

表1 - 输入流输出表2 - 地址映射

- 流组合，可以

A5 A4 A3 A2 A1 A0十六进制地址

位置

提供最小的2通道

0 X X X X X

00-1F

控制寄存器

(1)

延迟

1 0 0 0 0 0

通道0

(2)

输入

输出流

1,2,3,4,5,6,7

3,4,5,6,7

5,6,7

1,2,3,4,5,6,7

3,4,5,6,7

5,6,7

控制寄存器

通道1

(2)

通道31

(2)

注意事项：

1.写入控制寄存器是唯一快速的交易。

2.内存和数据流是由控制寄存器中的内容指定。

控制寄存器只能访问时， A5 = 0 。

所有其他地址位不起作用时， A5 = 0 。

当A5 = 1时，只有32个字节是随机accessable

通过A0 -A4在任何一个瞬间。这32个字节是

访问的是由CRb0 -CRb4的状态决定。

该32个字节关联到32信道的一个ST-总线

流。

连接存储器高

连接内存不足

数据存储器

通道0

通道1

通道2

通道31

0流

100000

100001

100010

111111

外部地址位

A5-A0

5705 drw07

图3.地址映射

3.3伏时隙交换

数字开关

256 x 256

产品特点：

IDT72V8980

256 ×256通道无阻塞交换

串行通信总线兼容（ ST- BUS

)

8 RX输入， 32路以64 kbit / s的串行线路

8 TX输出32个通道，每串线64千比特/秒

三态串行输出

微处理器接口（ 8位数据总线）

3.3V电源

采用44引脚塑料有引线芯片载体（ PLCC ）， 48针

收缩小外形封装（ SSOP ）和44引脚塑料四方

扁平封装（ PQFP ）

工作温度范围为-40 ° C至+ 85°C

3.3V的I / O与5V容限输入

和输出通道。那些256个信道被划分成8个串行输入和

输出，其每一个由32个通道（每个通道64千比特/秒），以形成

多路2.048 Mb / s的数据流。

功能说明

该IDT72V8980装置的功能框图显示在下面。

该系列ST- BUS

流持续为2.048 Mb / s的运行，

设置在125微秒宽帧每个包含32 8位通道。八个输入

（ RX0-7 ）和8个输出（ TX0-7 ）的串行数据流在所提供的

IDT72V8980设备允许一个完整的256 ×256通道无阻塞

开关矩阵来构造。串行接口时钟（ C4I ），用于该设备

是4.096兆赫。

接收到的串行数据由内部转换为并行格式

在256位置上的芯片的串行 - 并行转换和存储的顺序

数据存储器。通过使用由该输入的8千赫帧复位内部计数器

脉冲，

F0i,

将输入的串行数据流可以被成帧，并依次

解决。

描述：

该IDT72V8980是ST- BUS

通过受控兼容数字交换机

微处理器。该IDT72V8980可以处理多达256个64千比特/秒的输入

功能框图

C4i

F0i

GND

RESET

(1)

ODE

RX0

RX1

RX2

RX3

RX4

RX5

RX6

RX7

定时

单位

TX0

输出MUX

发送

串行数据

流

TX1

TX2

接受

串行数据

流

数据

内存

控制寄存器

连接

内存

TX3

TX4

TX5

TX6

TX7

微处理器接口

5705 drw01

R / W A0

DTA

D0/

A5/

CCO

注意：

1。

RESET

输入只设在SSOP封装。

IDT和IDT标识是注册为Integrated Device Technology ，Inc.的商标的ST- BUS

是敏迪Corp.的商标。

2003年8月

DSC-5705/5

IDT72V8980 3.3V时隙交换

数字开关256 ×256

商业级温度范围

引脚配置

DNC

(1)

DNC

(1)

DNC

(1)

DTA

CCO

DTA

CCO

RX2

RX1

RX0

ODE

TX0

TX1

指数

TX2

指数

RX3

RX4

RX5

RX6

RX7

F0i

C4i

TX3

TX4

TX5

TX6

TX7

GND

RX3

RX4

RX5

RX6

RX7

F0i

C4i

DNC

(1)

ODE

TX0

RX2

RX1

RX0

TX1

TX2

TX3

TX4

TX5

TX6

TX7

GND

DNC

(1)

DNC

(1)

5705 drw02

5705 drw03

DNC

(1)

PLCC ： 0.05英寸球场上， 0.65英寸X 0.65英寸

（ J44-1 ，订货代码： J），

顶视图

PQFP ： 0.80毫米间距， 10x10公厘

（ DB44-1 ，订货代码： DB）

顶视图

GND

DTA

RX0

RX1

RX2

DNC

(1)

5705 drw04

CCO

ODE

TX0

TX1

TX2

DNC

(1)

TX3

TX4

TX5

TX6

TX7

GND

DNC

(1)

GND

RX3

RX4

RX5

RX6

RX7

RESET

(2)

F0i

C4i

DNC

(1)

读/写

顶视图

套餐类型

SSOP ： 0.025英寸球场上， 0.625英寸X 0.295英寸

注意事项：

1. DNC - 不连接

2。

RESET

输入只设在SSOP封装。

参考标识符

SO48-1

订货编号

DNC

(1)

IDT72V8980 3.3V时隙交换

数字开关256 ×256

商业级温度范围

引脚说明

符号

GND

名字

地面上。

数据确认

（漏极开路）

RX输入0至7

帧脉冲

时钟

地址0-5

数据选通

读/写

芯片选择

数据总线0-7

TX输出07

输出驱动器启用

控制通道输出

器件复位

（施密特触发输入）

I / O

描述

地轨。

+3.3伏电源。

此低电平有效输出表明数据总线传输完成。一个上拉电阻，需要在此

输出。

串行数据输入流。这些流有32个通道以2.048 Mb / s的数据传输速率。

该输入识别格式化为ST- BUS帧同步信号

特定连接的阳离子。

4.096 MHz的串行时钟输入和输出数据流的数据移位。

这些行提供的地址到IDT72V8980的内部寄存器。

这是输入用于微处理器接口上的活性高数据选通。该输入与操作

以使内部读和写产生。

此输入控制的数据总线（ D0-D7 ）的过程中的微处理器存取的方向。

低电平输入使微处理器读取或控制寄存器或内部存储器的写操作。

这些引脚提供对数据的微处理器访问内部控制寄存器。连接存储器高，

连接存储空间不足和数据存储。

串行数据输出流。这些流是由32个， 64千比特/秒信道在2.048 Mb / s的数据速率。

这是一个输出使能对TX0-7串行输出。如果此输入为低电平， TX0-7是高阻抗。如果这是

高电平时，每个信道可以仍然通过软件控制投入高阻抗。

这个输出是一个2.048 Mb / s的线路，其中包含的每帧256比特。各比特的电平由控制

在连接存储器高地点CCO位的内容。

该输入（低电平有效）提出了清除设备内部计数器的IDT72V8980在复位状态，

寄存器和带来TX0-7和微创数据输出到高阻抗状态。时间常数为一个

上电复位电路必须有一个最小的电源的5倍的上升时间。在正常操作中，

该

RESET

引脚必须保持低电平至少100 ns的重置设备。

DTA

RX0-7

I / O

F0i

C4i

A0-A5

读/写

D0-D7

TX0-7

ODE

CCO

RESET

IDT72V8980 3.3V时隙交换

数字开关256 ×256

商业级温度范围

功能说明（续）

数据是在串行数据流的输出可能有两个来源：数据

内存或连接内存。连接内存为16位宽，

被分成两个8位的块，连接内存HIGH和连接

存储空间不足。在连接内存每个位置都与一个关联

在输出流中特定的信道，以便提供一对一的correspon-

在两个存储器之间置信。这种对应关系可以为每个信道

控制每个TX输出流。在处理器模式，在TX数据输出

流从所述连接存储器低位，并从始发

微处理器（图2）。其中，作为连接模式（图1 ），数据

使用地址连接内存从数据存储器中读取。数据

往在串行输出流的特定信道在被读出

以前的信道时隙，以便有时间存储器存取和内部并联

并 - 串转换。

连接方式

在连接模式下，输入源的地址，所有输出通道

被存储在连接存储器低位。该连接内存低的位置

被映射到相应的8位×32个通道输出。的内容

在所选择的地址数据的存储器，然后转移到并行 - 用于─

串行转换器。通过具有输出信道来指定输入信道

通过在连接存储器，输入通道可以被广播到多个输出

通道。

处理器模式

在处理器模式的CPU将数据写入到特定的连接内存不足

它们的位置是在TX的输出流。该连接的内容

存储器的低传送到并行 - 串行转换器1的信道

它是之前被输出和被发送的每个帧的输出，直到它

由CPU改变。

控制

该连接存储器高位位（表4）控制每通道的功能

可在IDT72V8980 。输出通道选择到具体的模式

如：处理器模式或连接模式和输出驱动器启用

或三态状态。还有一个位控制CCO的状态

输出引脚。

输出驱动使能（ ODE ）

该ODE引脚是主输出控制引脚。如果ODE输入保持低电平

所有的TDM输出将被放置在高阻抗不管连接存储器

高编程。然而，如果ODE为高电平时，连接存储器中的内容

高控制在每个通道的基础上的输出状态。

DELAY THROUGH THE IDT72V8980

的信息从所输入的串行数据流传输到输出串行

在通过该装置的延迟数据流的结果。通过IDT72V8980延迟

装置根据输入和输出流和所述的组合而变化

从通道流中运动的通道。上接收的输入数据

流必须首先被存储在数据存储器中，然后再发送出去。

作为信息进入IDT72V8980它必须首先通过一个内部

串行 - 并行转换器。同样地，数据离开该设备之前，它必须

通过内部并行 - 串行转换器。此数据制剂

在所述框架上的信道定位的效果紧接

传入帧主要数据不能在同一时隙离开，就在时间

槽后立即开始。因此，即信息是在相同的输出

频道位置的信息被输入时，相对于框架的脉冲，将

输出在下面的帧。同时，信息交换的通道

紧跟在输入信道不会在时隙输出

紧接着但在下一时隙分配给输出信道， 1

后面的帧。

无论是在后跟随的时隙的信息可以被输出

信息进入IDT72V8980取决于其接收流的通道

信息进入上并TX流信息上留下。这

情况是由于在其中输入流的信息被放置到所述顺序

数据存储器，并且其中流信息排队等待输出顺序。

表1示出了可允许的输入/输出数据流的组合的最小

2通道延迟。

软件控制

如果A5地址线输入为低电平时， IDT72V8980的内部控制

寄存器寻址。如果A5的输入信号为高电平，那么剩下的地址输入

行用于选择每个输入或输出流的32个可能信道。该

地址控制寄存器的输入线和所述数据流的地址位（ STA）的

给选择IDT72V8980数据的所有位置的用户的能力和

连接的回忆。该IDT72V8980存储器映射中示出

表2和图3所示。

在控制寄存器中的数据由存储器选择和流

地址位，拆分内存和处理器模式位。在拆分记忆模式（位

控制寄存器读取） 7从数据存储器和写操作的

所指定的存储器选择位连接存储器（位4和3的

控制寄存器）。内存选择位允许连接存储或高

LOW或数据存储器进行选择，而流地址位定义

对应于输入或输出流的内部存储器小节。

处理器使能位（第6位）放置每个输出信道的每

在处理器模式输出流;即连接存储空间不足的内容

（慢性粒细胞白血病，见表5）是在TX的输出流输出每帧一次

除非ODE输入引脚为低电平。如果PE位为高电平，则IDT72V8980

每一个行为的连接，就好像第2位（通道源）和0 （输出使能）

高内存（CMH ）的位置被设置为HIGH ，无论实际价值的。

如果PE为低电平，则bit 2和0的每个连接存储器高的位置运行

正常。在这种情况下，如果CMH的第2位为高电平时，相关联的TX输出

通道在处理器模式。如果CMH的第2位是低，则内容

CML的定义时隙的源信息（数据流和信道），该

要被切换到输出。

接受

串行数据

流

数据

内存

连接

内存

发送

串行数据

流

接受

串行数据

流

数据

内存

连接

内存

发送

串行数据

流

5705 drw06

5705 drw05

微处理器

图1.连接模式

图2.处理器模式

IDT72V8980 3.3V时隙交换

数字开关256 ×256

商业级温度范围

如果ODE的输入引脚为低电平，则所有的串行输出是高阻抗。

如果ODE为高电平，则bit 0 （输出使能）的CMH位置让（若为高电平）

或禁用（如果LOW ）输出流和渠道。

每个连接内存高位置的第1位（ CCO ）的内容（见

表4） CCO引脚上输出每帧。 CCO的引脚为2.048 Mb / s的

输出，它带有256位。如果CCO位为高电平时，相应的位

CCO的输出被发送高电平。如果CCO为低，对相应的位

CCO输出在低传输。的CMH的256位CCO的内容

传输顺序到CCO输出引脚，并同步

在TX流。要允许延迟任何外部控制电路的内容

在CCO位是在相应通道的输出前一个通道

TX流。例如，在位置0 CCO位的内容（对应

到TX0 ， CH0 ）与所述TX信道31同步地发送，位7位1的

CMH的通道1流0-7的输出同步地发送信道

0位7-0 。

初始化IDT72V8980的

在初始化或上电，连接存储器高的内容

可以在任何状态。这是一个潜在的危险情况时，多个TX

输出端被连接在一起，以形成矩阵。该ODE引脚应在保持低

电时保持所有输出处于高阻抗状态，直到内容

在CMH的编程。

在微处理器的初始化程序中，微处理器应

计划，通过矩阵所需的活动路径，并把所有其他渠道

成为高阻抗状态。应注意，没有两个连接的TX

同时输出驱动总线。与CMH设置，微处理器

控制矩阵可以把ODE信号高放弃高

阻抗状态控制到连接内存最高位输出。

RESET

复位引脚被设计为与董事会复位电路使用。在上电复位

在TX串行数据流将被放入高阻抗和内部状态

寄存器和计数器将被重置。作为连接存储器可以是任何

后的状态的电源时，在ODE销应该用于容纳所述TX在流

高阻抗，直到每通道输出使能在连接控制

高内存适当进行编程。 ODE之间的主要区别

和复位，复位寄存器和计数器会改变的状态下，作为ODE

仅控制所述TX的高阻抗状态流。

RESET

输入唯一

设置在SSOP封装。

表1 - 输入流输出表2 - 地址映射

- 流组合，可以

A5 A4 A3 A2 A1 A0十六进制地址

位置

提供最小的2通道

0 X X X X X

00-1F

控制寄存器

(1)

延迟

1 0 0 0 0 0

通道0

(2)

输入

输出流

1,2,3,4,5,6,7

3,4,5,6,7

5,6,7

1,2,3,4,5,6,7

3,4,5,6,7

5,6,7

控制寄存器

通道1

(2)

通道31

(2)

注意事项：

1.写入控制寄存器是唯一快速的交易。

2.内存和数据流是由控制寄存器中的内容指定。

控制寄存器只能访问时， A5 = 0 。

所有其他地址位不起作用时， A5 = 0 。

当A5 = 1时，只有32个字节是随机accessable

通过A0 -A4在任何一个瞬间。这32个字节是

访问的是由CRb0 -CRb4的状态决定。

该32个字节关联到32信道的一个ST-总线

流。

连接存储器高

连接内存不足

数据存储器

通道0

通道1

通道2

通道31

0流

100000

100001

100010

111111

外部地址位

A5-A0

5705 drw07

图3.地址映射