集成
电路
系统公司
ICS9147-09
频率发生器&集成缓冲器对686系列的CPU
概述
该
ICS9147-09
产生所需的高所有的时钟
高速RISC或CISC微处理器的系统，如英特尔
PentiumPro ， AMD和Cyrix的处理器。 4个双向I / O
销（ FS0 ， FS1 ， FS2 ， BSEL ）被锁在上电至所述
功能表。六总线时钟可以选择为
无论是同步的，在1/2的CPU速度或异步
32MHz的由BSEL选择锁定input.The输入提供
为三态和测试模式的条件在系统级辅助
testing.These乘以系数可定制
特定的应用程序。无干扰站的时钟控制
提供了CPU 。
高驱动总线和SDRAM输出通常提供
大于1 V / ns的转换速率为30 pF的负载。 CPU输出
通常提供比1V / ns的转换速率为20pF的
在保持50±5 ％的占空比的负载。该参考时钟
输出通常提供比0.5V更好/ ns的压摆率。
单独的缓存电源引脚VDDL允许标称3.3V
电压或降低电压摆幅（ 2.9 2.5V ）的
CPUL （1 ：2）和IOAPIC输出。
特点
15个CPU时钟速度总：
- 两份CPU时钟与VDDL （ 2.5 3.3V ）
- 十二（12）的SDRAM （ 3.3伏）加一
CPUH / AGP （ 3.3V ）时钟
六份总线时钟（同步与CPU时钟/ 2或
异步32兆赫）
250PS的输出歪斜窗口CPU andSDRAM时钟
和500PS窗口总线时钟。 CPU时钟
BUSclocks （早期CPU ）歪斜1-4ns
一式两份参考文献。时钟@ 14.31818兆赫（一个驱动
由VDDL为IOAPIC ）
一个48兆赫（3.3V TTL）支持USB和单
24兆赫。
单独VDDL为CPUL （1： 2）的时钟缓冲器和
IOAPIC ，允许2.5V输出（或标准。 VDD）
3.0V - 3.7V电源电压范围W / 2.5V兼容输出
48引脚SSOP封装
框图
引脚配置
48引脚SSOP
Pentium是Intel Corporation的注册商标
9147-09修订版A 10 / 2897P
ICS保留随时修改在本标识的设备数据的权利
出版，恕不另行通知。 ICS建议客户获取最新的
版本的所有设备数据，以验证任何信息所依赖的
客户是当前和准确。
ICS9147-09
引脚说明
引脚数
REF
2
FS1
3, 9, 16, 22,
27, 33, 39, 45
4
5
41
8, 10, 11, 12, 14,
15
FS0
23
24
47
BSEL
1, 6, 13, 19,
30, 36, 48
17, 18, 20, 21, 28,
29, 31, 32, 34,
35, 37, 38
40
42, 43
7, 25, 26
46
FS2
44
IOAPIC
IN
OUT
逻辑输入频率选择位2 * 。输入锁定在通电。
参考时钟（ 14.318MHz ）搭载VDDL ，
工作2.5 3.3V 。
VDD3
SDRAM （ 1:12 ）
CPUH / AGP
CPUL （1： 2）
N / C
48M
IN
PWR
OUT
OUT
OUT
—
OUT
CPU_STOP ＃
PD ＃
24M
IN
IN
IN
OUT
逻辑输入频率选择位0 。 * 。输入锁定在通电。
停止CPU时钟的逻辑"0"水平较低时。内部上拉
关断芯片，低电平有效。内部上拉
24MHz的固定时钟。 *
逻辑输入*选择同步或异步总线
频见上表。输入锁定在通电。 *
3.3伏的核心逻辑和缓冲力量
SDRAM时钟的CPU速度。见选择表的频率。
CPU时钟运行在SDRAM VDD电平（ 3.3V标称值），为AGP等。
CPU时钟。见选择表的频率。工作在低至
2.5V由VDDL引脚控制。
引脚内部没有连接。
48 MHz的固定时钟输出* 。
GND
X1
X2
VDDL
BUS（ 1：5）
BUS6
IN
PWR
IN
OUT
PWR
OUT
OUT
逻辑输入频率选择位1 * 。输入锁定在通电。
地面上。
晶振输入。名义上14.318兆赫。有内部负荷上限
晶振输出。有内部负荷帽和feedack电阻X1
2.5或3.3V缓冲电源CPUL和IOAPIC输出缓冲器。
总线时钟输出。看看表选择频率
总线时钟输出。见选择表的频率。 *
引脚名称
TYPE
OUT
参考时钟输出*
描述
*双向输入/输出引脚在内部上电复位锁存输入逻辑电平来确定。用规格为10Mohm电阻
程序逻辑嗨到VDD或GND为逻辑低电平。
2
ICS9147-09
功能与（ 14.31818 MHz的输入）
地址选择
CPUL
(1:2)
CPUH
SDRAM
(1:12)
（兆赫）
60
66.8
50
55
75
68.5
83.3
三态
BUS（ 1：6）
（兆赫）
BSEL = 1 BSEL = 0
30
33.4
25
27.5
37.5
34.3
41.65
三态
32
32
32
32
32
32
32
三态
24M
（兆赫）
（兆赫）
24
24
24
24
24
24
24
三态
48M
（兆赫）
（兆赫）
48
48
48
48
48
48
48
三态
FS2
0
0
0
0
1
1
1
1
FS1
0
0
1
1
0
0
1
1
FS0
0
1
0
1
0
1
0
1
**测试：是施加到X1输入频率。可以是晶体或测试仪产生的时钟在X1引脚覆盖的晶体。
时钟使能配置
PD ＃
1
1
0
CPUSTOP ＃
1
0
X
CPUL （1： 2）
CPUH
运行
停止低
停止低
SDRAM
BUS（ 1：6）
(1:12)
运行
运行
运行
运行
24MHz
48MHz
REF
运行运行运行
运行运行运行
停止低停机低停机低停机低停机低
3
ICS9147-09
绝对最大额定值
电源电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7.0 V
逻辑输入。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 GND -0.5 V到V
DD
+0.5 V
工作环境温度。 。 。 。 。 。 。 。 。 。 。 。 0 ° C至+ 70°C
储存温度。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ° C至+ 150°C
超出上述上市
绝对最大额定值
可能对器件造成永久性损坏。这些评级
只有与设备，在这些或以上的任何其他条件的功能操作中所列出的规格压力
规范的业务部门是不是暗示。暴露在绝对最大额定值条件下工作
期间可能会影响产品的可靠性。
在3.3V电气特性
V
DD
= 3.0 - 3.7 V，T
A
= 0 70
°
C除非另有说明
DC特性
参数
输入低电压
输入高电压
输入低电平电流
输入高电流
输出低电流
符号
V
IL
V
IH
I
IL
I
IH
I
OL1a
I
OL1b
输出高电流
输出低电流
输出高电流
输出低电压
I
OH1a
I
OH1b
I
OL2
I
OH2
V
OL1a
V
OL1b
输出高电压
输出低电压
输出高电压
电源电流
掉电电流
上拉电阻
V
OH1a
V
OH1b
V
OL2
V
OH2
I
DD
I
pd
R
pu
测试条件
锁存输入和全职投入
锁存输入和全职投入
V
IN
= 0V （全职投入）
V
IN
=V
DD
（全职投入）
V
OL
= 0.8V ; CPU ， SDRAM IOAPIC ，楼盘，
BUS ; V
DD2
= 3.3V
V
OL
= 0.8V ; CPUL ， IOAPIC ; VDD2 = 2.5V
V
OH
= 2.0V ; CPU ， SDRAM IOAPIC ，楼盘，
BUS ; V
DD2
= 3.3V
V
OH
= 2.0V ; CPUL ， IOAPIC ; V
DD2
= 2.5V
V
OL
= 0.8V ;固定24小时，48
V
OH
= 2.0V ;固定24小时，48
I
OL
= 10毫安; CPU ， SDRAM IOAPIC REF ，
BUS ; V
DD2
= 3.3V
I
OL
= 10毫安; CPUL ， IOAPIC ; V
DD2
=2.5V
I
OH
= -10mA ;的CPU ，SDRAM， IOAPIC ，
REF ， BUS ; V
DD
= 3.3V
I
OH
= -10mA ; CPUL ， IOAPIC ; VDD2 = 2.5V
I
OL
= 8毫安;对于固定的24 ， 48MHz的脉冲CLKs
I
OH
= -8mA ;对于固定的24 ， 48MHz的脉冲CLKs
@ 66.6兆赫;所有输出卸载
PD#=0
CPUSTOP ＃ ; PD ＃
2.4
1.95
-
2.4
-
-
20
16.0
-
-
民
-
0.7V
DD
-28.0
-5.0
19.0
19.0
-
典型值
-
-
-10.5
-
30.0
30.0
-26.0
-12.5
25.0
-22.0
0.3
0.3
2.8
2.1
0.3
2.8
120
5.0
40
0.4
-
180
20.0
80
-16.0
-9.5
-
-14.0
0.4
0.4
-
最大
0.2V
DD
-
-
5.0
-
单位
V
V
A
A
mA
mA
mA
mA
mA
mA
V
V
V
V
V
V
mA
A
千欧
注1 ：
参数由设计和特性保证。不是100 ％生产测试。
4
ICS9147-09
在3.3V电气特性
V
DD
= 3.0 - 3.7 V，T
A
= 0 70
°
C除非另有说明
参数
上升时间
1
下降时间
1
上升时间
1
下降时间
1
上升时间
1
下降时间
1
占空比
1
占空比
1
抖动，一个西格玛
1
符号
Tr1
Tf1
Tr3
Tf3
Tr4
Tf4
Dt
DT2
Tjis1
AC特性
测试条件
20pF的负载，为0.8 2.0V
CPU ， SDRAM ，总线& REF
20pF的负载， 2.0 0.8V
CPU ， SDRAM ，总线& REF
20pF的负载，为0.8 2.0V
固定20 & 48个时钟
20pF的负载， 2.0 0.8V
固定20 & 48个时钟
20pF的负载，为0.4 2.0V ， CPUL与
VDDL = 2.5V
20pF的负载， 2.0 0.4V ， CPUL与
VDDL = 2.5V
20pF的负载@ VOUT = 1.4V
除了为48MHz和REF所有时钟
20pF的负载@ VOUT = 1.4V
为48MHz和REF输出
CPU &总线时钟;负载= 20pF的，
SDRAM ;负载= 30pF的， VDDL = 3.3
或2.5V
FOUT = 25 MHz时， BSEL = 1
CPU &总线时钟;负载= 20pF的，
SDRAM ;负载= 30pF的， VDDL = 3.3
或2.5V
FOUT
≥
25兆赫， BSEL = 1
固定CLK ;负载= 20pF的
固定CLK ;负载= 20pF的
CPU时钟，负载= 20pF的BSEL = 1
CPU时钟，负载= 20pF的BSEL = 1
VDDL=2.5V
随着输入的14.31818MHz驱动
20.0 ， 48.0MHz
逻辑输入引脚
X1 ， X2引脚
从VDD = 1.6V至第一路口
66.6 MHz的VDD电源斜坡< 40毫秒
CPU到CPU或SDRAM ;
负载= 20pF的; @ 1.4V
（同VDD ）
总线到总线， SDRAM到SDRAM ;
负载= 20pF的; @ 1.4V
CPU与总线;负载= 20pF的; @ 1.4V
（ CPU早）
CPUL到BUS ， VDDL = 2.5V
VTH = 1.25 ， CPUL （ BUS Vth的= 1.4V ）
SDRAM ， CPUH （ @ 3.3V ， Vth的= 1.4V ）
以CPUL （ @ 2.5V Vth的= 1.25V ）
Load=20pF
（ 2.5V CPUL已晚）
民
-
-
-
-
-
-
47
40
-
典型值
0.9
0.8
0.9
1.1
2.0
1.6
52
50
50
最大
1.5
1.4
1.5
1.5
2.5
2.5
57
60
150
单位
ns
ns
ns
ns
ns
ns
%
%
ps
抖动，绝对
1
抖动，一个西格玛
1
抖动，绝对
1
抖动，周期循环
1
抖动，周期循环
1
输入频率
1
额定输出的比率
频率
逻辑输入电容
1
晶体振荡器电容
1, 2
上电时间
1
时钟歪斜窗口
1
时钟歪斜窗口
1
时钟歪斜窗口
1
时钟歪斜窗口
1
时钟歪斜窗口
1
Tjab1
Tjis2
Tjab2
Tcc1
Tcc2
Fi
Fout1
CIN
CINX
吨
Tsk1
Tsk2
Tsk3
Tsk4
Tsk5
-250
-
-5
-
1
2
-
-
14.318
-0.1
5
4
2.5
150
300
2.1
1.50
600
250
3
5
250
350
16.0
+1
-
6
4.5
250
500
4.6
3.0
850
ps
%
%
ps
ps
兆赫
PPM
pF
pF
ms
ps
ps
ns
ns
ps
12.0
-1
-
2
-
-
-
1.6
0.50
100
注1 ：
参数由设计和特性保证。不是100 ％生产测试。
5
QQ：2880707522 复制
