IDT72V73260 3.3V时隙交换
数字开关16,384 X 16,384
工业温度范围
描述（续）
该IDT72V73260能够切换至16,384 X 16,384渠道
不阻塞。专转64千比特/秒PCM或N ×64千比特/秒的数据中，
器件的数据保持应用程序框架的完整性，最大限度地减少产量
拖延对每个通道的基础上的语音应用。
该IDT72V73260的32串行输入数据流（ RX）是在32.768Mb / s的运行
让512个通道每个125微秒的帧。在输出数据流的数据速率
（TX）的那些相同的输入流（ RX） 。
有两个主要的操作模式，处理器模式和连接模式下，
IDT72V73260可以轻松地切换从输入的串行数据流的数据（数据
内存）或从控制微处理器通过连接内存。如
控制和状态信息是数据传输的关键，处理器模式
当有多个设备共享输入和输出是特别有用
流。
与来自多个源，并通过不同的路径，数据的数据来
输入设备通常被延迟。为了解决这个问题， IDT72V73260
有一个框架评估特征，以允许各个流被从偏移
帧脉冲在半个时钟周期的时间间隔最多7.5个时钟周期。
该IDT72V73260还提供了JTAG测试访问端口，内存块
编程中，一个简单的微处理器接口和自动ST-总线
/ GCI
传感缩短设置时间，有助于调试和易用性的设备
在不牺牲功能。
串行数据接口时序
对于一个32.768Mb / s的串行数据速率，主时钟频率将要运行
在32.768兆赫导致每个时钟的单个位。该IDT72V73260提供
两种不同的接口时序模式， ST- BUS
或GCI 。
该IDT72V73260自动检测输入帧的存在
脉冲，并指明它是ST- BUS
或GCI 。在ST- BUS
模式中，数据是
同步输出下降沿的时钟在随后的上升沿。
请参阅图14为计时。在GCI模式下，数据同步输出的上升沿
和上移入随后的下降沿。请参阅图15为计时。
输入帧补偿选择
输入帧偏移选择允许单独输入的通道对齐
流，以相对于所述输出流道对准偏移。虽然
所有的输入数据来自于以相同的速度，延迟可以由变量导致的
路径串行背板和其可实施可变路径长度
在大型集中式和分布式交换系统。因为数据通常是
延迟，这一功能是补偿输入之间的偏移有用
流。
每个输入流可以通过编程具有其自己的延迟偏移值
框输入失调寄存器（ FOR ，表8） 。允许的最大偏差为7.5
master clock (C32i) periods forward with a resolution of ½ clock period, see
表9.输出帧不能被调整。
串行输入帧定位评估
该IDT72V73260提供了框架评估输入以确定
不同的数据输入延迟相对于所述帧脉冲F32i 。的测量
循环是通过设置控制寄存器的起始帧位评估开始
低了至少一帧。当在控制起始帧位评估
寄存器从低变到高时，评估开始。两帧后，
的帧对齐注册变更完整的帧位评估
从低到高的信号是一个有效的偏移测量准备被读取
从位0到帧同步寄存器12 。起始帧的评价
新的测量周期开始前位必须设定为零。
在ST- BUS
模式下，帧的测量信号的下降沿（帧
评价）靠在ST-总线的下降沿进行评价
帧脉冲。
在GCI模式，框架评估的上升沿对瑞星评价
在GCI帧脉冲的边缘。见表7和图1的描述中
帧同步注册。
存储器块编程
该IDT72V73260为用户提供了在初始化整个的能力
连接内存块在两帧。要设置14位和15中的每
连接存储位置，首先在程序块所需的图案
编程数据位（ BPD 1-0 ） ，位于第7位和控制寄存器8 。
块编程模式通过将内存块启用
控制寄存器的高编程位。当块编程启用
的控制寄存器位被置为高电平时，块编程数据将
加载到14位和15每个连接的内存位置。另
连接内存位（位0至位13 ）被装载零。当存储器
块编程完成后，设备重置模块编程
启用， BPD 1-0和内存模块编程位为零。
功能说明
数据和连接存储器
附带在通过在RX输入的所有数据经过一个串行 - 并行
转换前被存储到内部数据存储器。该8KHz的帧
脉冲（ F32i ）被用来标记在125μs的帧边界，并顺序地
解决输入通道中的数据存储器。
在TX数据流输出的数据可以来自任一串行输入数据流
（数据存储器），或来自微处理器（连接存储器） 。在该情况下
该RX输入数据是要被输出，在连接存储器的地址被用于
指定输入的数据流和信道。连接内存设置
以这样的方式的每个位置对应于为每个输出信道
特别是流。以这种方式，多个信道能够输出相同的数据。
在处理器模式中，微处理器将数据写入到存储器的连接
对应于该数据流和信道将被输出的位置。低
连接内存的一半（ 8至少显著位）输出的每一帧，直到
微处理器改变信道的数据或模式。通过使用该
处理器模式能力，微处理器可以访问输入和输出
在每个通道的基础上的时隙。
连接存储器的两个最显著位被用来控制
每个通道的输出模式放流。具体地， MOD1-0位用于
选择处理器模式，常量或变量延迟模式和高
输出驱动器的阻抗状态。如果MOD1-0位被设置为1-1相应地
只有该特定的输出信道（8位）将处于高阻抗状态。
但是，如果ODE输入引脚为低电平，并在控制输出待机位
注册为低时，所有的输出将处于高阻抗状态，即使一
在连接内存特定的通道，使该输出
通道。换句话说，在ODE引脚和输出待命控制位是主
输出使能设备（见表3）。
5
QQ：2881677436 复制
