IDT72V10081 / 12081分之11081 / 14081分之13081 3.3V多媒体FIFO
256× 8 512 ×8 ， 1024 ×8 ， 2048 ×8和4096 ×8个
工业温度范围
信号说明
输入
DATA IN （ D0 - D7 ）
数据输入端的8位宽度的数据。
控制
复位（RS）
每当复位（ RS）的输入取为低电平状态复位来实现的。
在复位过程中，无论是内部读和写指针被设置到所述第一位置。
复位是上电后写操作前可以进行必需的。该
满标志（ FF ）将被重置为高t后，
RSF
。空标志（ EF）会
吨后重置为LOW
RSF
。在复位时，输出寄存器初始化为全零。
写时钟（ WCLK ）
写周期的写时钟的低到高的转变开始
（ WCLK ） 。数据建立时间和保持时间必须满足对于低到高
写时钟（ WCLK ）的过渡。的满标志（ FF ）与同步
对于写时钟（ WCLK ）的低到高的转变。
写和读时钟可以是异步或重合。
写使能（ WEN ）
当写使能（WEN ）为低电平时，数据可以被加载到输入寄存器
和FIFO阵列上的每个写时钟（ WCLK ）的低到高的转变。
数据被存储在FIFO中的数组顺序地和独立于任何正在进行
读操作。
为了防止数据溢出，满标志（ FF）将变低，进一步抑制
写操作。当完成一个有效的读周期中，满标志（ FF ）
会去吨后高
WFF
，允许一个有效的写操作开始。写使能（ WEN ）
当FIFO满时将被忽略。
读时钟（ RCLK ）
数据可以读取的输出上读取的低到高的转变
时钟（ RCLK ） 。的空标志（EF）是相对于同步到LOW-
读时钟（ RCLK ）中到高的转变。
写和读时钟可以是异步或重合。
读使能（ REN）
当两个读使能（ REN）为低时，数据被从FIFO中读出的数组
对读时钟（ RCLK ）的低到高的跳变输出寄存器。
当读使能（ REN ）为高电平时，输出寄存器保存了之前的
数据并没有新的数据被允许加载到寄存器中。
当所有的数据已被从FIFO中读出，空标志（ EF）会
低，抑制了进一步的读取操作。一次有效的写操作已经
完成时，空标志（ EF）会去吨高后
REF
和一个有效的读
可以开始了。当FIFO为空的读使能（ REN）被忽略。
输出使能（ OE ）
当输出使能（ OE ）有效（低电平） ，并行输出缓冲器
从输出寄存器接收数据。当输出使能（ OE ）被禁用
（高电平）时，Q输出的数据总线处于高阻抗状态。
输出
满标志（ FF ）
的满标志（ FF），将变低，抑制了进一步的写操作中，当
设备已满。如果没有读取复位（ RS ）后进行，在满标志（ FF ）
将变低256写的IDT72V10081后， 512写的
IDT72V11081 ， 1024写的IDT72V12081 ， 2048写的
IDT72V13081 ，4096写的IDT72V14081 。
的满标志（ FF），则相对于同步到低到高
写时钟（ WCLK ）的过渡。
空标志（ EF ）
当空标志（ EF）将变低，进一步抑制读取操作，
读指针等于写指针，指示该设备是否为空。
空标志（ EF ）相对于同步到低到高
读时钟（ RCLK ）的过渡。
数据输出（Q
0
- Q7)
数据输出为一个8位宽的数据。
5
QQ：2880707522 复制
