集成设备技术有限公司
总线匹配
双向FIFO
512× 18位 - 1024 ×9位
1024× 18位 - 2048× 9位
描述：
IDT72510
IDT72520
产品特点：
两个并排侧为双向FIFO存储器阵列
数据传输
512 ×18位 - 1024 ×9位（ IDT72510 ）
1024 ×18位 - 2048 ×9位（ IDT72520 ）
在端口18 - bit数据总线上的端口A侧和9位数据总线
B面
可为18至9位的配置， 36至9位，或36至18-
位通讯
快速25ns的存取时间
完全可编程的标准微处理器接口
对于两者之间的直接数据传输内置旁路路径
端口
两个固定的标志，空和满的，为A到B和两个
B超来-A FIFO
两个可编程的标志，几乎空和几乎全部
每个FIFO
可编程偏移的标志可以被设置为在任何深度
FIFO
任意的8内部标志可分配到四个
外部标志引脚
灵活的重读/重写功能。
片奇偶校验和生成
标准DMA控制引脚用于数据交换
外设
IDT72510和IDT72520在52引脚PLCC提供
包
该IDT72510和IDT72520是高度集成的第一代
入先出存储器可增强处理器到处理器
和处理器到外设的通信。 IDT BiFIFOs
集成数据传输两个侧并排存储器阵列
在两个方向上。
该BiFIFOs有两个端口， A和B ，这两个都有
标准的微处理器接口。所有BiFIFO操作
从18位宽的端口A被控制的BiFIFOs
合并总线匹配逻辑转换的18比特宽
存储器的数据路径的9位宽的端口B的数据总线。该
BiFIFOs有一个旁路，使器件所
连接至端口A直接传递信息到端口B
装置。
十大寄存器都可以通过端口A ，一
命令寄存器，状态寄存器和8个配置
寄存器。
IDT的BiFIFOs具有可编程的标志。每个FIFO
存储阵列有四个内部标志，空，几乎空，
几乎完全和完整，总共有8个内部标志。该
几乎空和几乎满标志的偏移量可以设置为任何
深度通过配置寄存器。这八间
纳尔标志可以被分配到任意的四个外部标记标签
（ FLG
A
-FLG
D
）通过一个配置寄存器。
端口B有奇偶校验，重新读取/重写和DMA功能。杆
性的产生和检测可以用BiFIFO上完成
通过端口B的重读数据和重写CON-
简化的框图
18-Bit
FIFO
18-bits
数据
旁路通道
9-bits
9-bits
数据
PORT
A
18-Bit
FIFO
PORT
B
注册
控制
处理器
接口
A
处理器
接口
B
控制
FL AGS
可编程
国旗逻辑
握手
接口
DMA
IDT标志是集成设备张婷婷， Inc.的注册商标。
2669 DRW 01
商业级温度范围
1996
集成设备技术有限公司
有关最新信息，请联系IDT的网站www.idt.com或传真点播在408-492-8391 。
1995年12月
DSC-2669/-
5.31
1
IDT72510 ， IDT72520
总线匹配双向FIFO
商业级温度范围
trols将读取或写入端口B数据块多次。该
BiFIFOs有三个管脚， REQ ， ACK和CLK ，以控制
DMA传输距离Port B设备。
引脚配置
LDREW
LDRER
GND
GND
D
A16
DS
A
V
CC
D
A9
D
A8
指数
7 6 5 4
D
A10
D
A11
D
A12
D
A13
D
A14
D
A15
D
A17
A
0
A
1
FLG
D
FLG
C
FLG
B
FLG
A
8
9
10
11
12
13
14
15
16
17
18
19
20
3 2
RS
1
52 51 50 49 48 47
46
45
44
43
42
41
D
A4
D
A3
D
A2
D
A1
D
A0
D
A7
D
A6
D
A5
J52-1
40
39
38
37
36
35
34
CS
A
R/
W
A
RER
REW
REQ
确认
CLK
D
B0
21 22 23 24 25 26 27 28 29 30 31 32 33
W
B
(R/
W
B
)
R
B
(
DS
B
)
D
B8
D
B7
D
B6
D
B5
D
B4
D
B3
D
B2
GND
PLCC
顶视图
GND
5.31
V
CC
D
B1
2
IDT72510 ， IDT72520
总线匹配双向FIFO
商业级温度范围
引脚说明
符号
DA0-DA15
DA16-DA17
名字
数据
奇偶性
I / O
I / O
I / O
描述
数据输入和18位端口A总线16位输出。
DA16是奇偶校验位DA0 - DA7 。 DA17是奇偶校验位DA8-
DA15 。 DA16和DA17可以用作两个额外的数据位，如果
奇偶校验生成功能。
当片选A是低端口A的访问。
数据被写入到一个端口上的数据选通时的上升沿
片选低。数据读出端口A的下降沿
数据选通时，片选低。
该引脚控制端口A的当读或写方向
CS
A是
LOW和R /
W
A为高电平时，数据从端口A读下降沿
of
DS
一。当
CS
A是低和R /
W
A为LOW时，数据被写入到
在上升沿端口A
DS
A.
当片选A的断言， A0 ，A1和读/写一个使用
选择的六个内部资源之一。
数据输入和8位的9位端口B总线的输出。
DB8是奇偶校验位DB0 - DB7 。 DB8可以用作一个数据位，如果
奇偶生成功能。
如果端口B被编程为处理器模式下，该引脚用作
输入。如果端口B编程为外设模式下，该引脚功能
作为输出。该引脚可作为英特尔风格界面的一部分功能
(
R
B）或作为摩托罗拉风格的界面的一部分（
DS
B）。作为英特尔式
接口，将数据从端口B上读取的下降沿
R
B.作为
摩托罗拉式接口中，数据被读出上的下降沿
DS
B或
书面上的上升沿
DS
B通过端口B的默认值是基于Intel
风格处理器模式（
R
B为输入） 。
如果端口B被编程为处理器模式下，该引脚用作
输入。如果端口B编程为外设模式下，该引脚功能
作为输出。该引脚可作为英特尔风格界面的一部分功能
(
W
B）或作为摩托罗拉风格的界面的一部分（ R /
W
B）。作为英特尔
风格界面，数据被写入到端口B的上升沿
W
B.作为
摩托罗拉风格的界面，读取数据（ R /
W
B =高）或写入（R /
W
B = LOW）到端口B的一个数据选通B下降或结合
上升沿。默认值是英特尔式处理器模式（
W
B作为输入） 。
加载到B FIFO读指针与重读的价值
指针时低。
负载的B-to -A FIFO写指针与重写的价值
指针时低。
加载重读指针与A至B的FIFO读取的值
当指针高。这个信号是通过命令访问
注册。
加载重写终场前的B超-A FIFO写入的值
当指针高。这个信号是通过命令访问
注册。
当端口B编程外设模式，触发该引脚
开始数据传输。请求可以被编程或者有源
高或低电平有效。
2669 TBL 01
CS
A
DS
A
R/
W
A
芯片的选择
数据选通一
I
I
读取/写入
I
A0, A1
DB0-DB7
DB8
地址
数据B
奇偶B
阅读B
I
I / O
I / O
我还是
R
B (
DS
B)
W
B（ R /
W
B)
写B
我还是
RER
REW
LDRER
重读
改写
加载重读
I
I
I
LDREW
负载重写
I
REQ
请求
I
5.31
3
IDT72510 ， IDT72520
总线匹配双向FIFO
商业级温度范围
引脚说明
符号
确认
名字
应答
I / O
O
描述
当端口B编程外设模式，确认是
置，响应于请求信号。这证实了一个数据
传输可以开始。确认可以被编程或者有源
高或低电平有效。
该引脚用于产生定时为ACK时，
R
B,
W
B,
DS
B和R /
W
乙当端口B是在外设模式。
这四个输出引脚可以被分配到8中的任一项
内部标志在BiFIFO 。每两个内部FIFO （A至B的
和B到A）有四个内部标志：空，几乎空， Almost-
完整，饱满。如果奇偶校验被使能， FLGA引脚还可以
被指定为一个奇偶性错误输出。
的低电平引脚将执行所有BiFIFO功能复位。
软件复位，可以通过命令寄存器来实现。
有两个+ 5V电源引脚上的所有四台设备。
有四个接地销
2669 TBL 02
CLK
FLGA - FLGD
时钟
FL AGS
I
O
RS
VCC
GND
RESET
动力
地
I
5.31
4
