CMOS并行
64 ×5位的FIFO
用旗帜
集成设备技术有限公司
IDT72413
产品特点：
第一- LN /先出双端口内存为45MHz
64 ×5的组织
低功耗
- 活动：为200mW （典型值）
基于RAM的内部结构可以实现快速落空
时间
异步和同步读写
可扩展的点点宽
通过级联深度词
半满和几乎满/空状态标志
IDT72413是管脚以及与功能兼容
MMI67413
高速数据通信应用
双向和高速缓冲存储器的应用
高性能CMOS技术
提供塑料DIP ， CERDIP和SOIC
- 军工产品符合MIL -STD - 883 ， B类
工业级温度范围（ -40
o
C至+ 85
o
C）是可用
能，测试军事电气规范
描述：
该IDT72413是64 ×5 ，高速先入/先出
（ FIFO）的加载和清空上以先入先出的基础数据。
它是可扩展的比特宽度。所有的高速版本cascad-
能够深入。
该FIFO有一个半满标志，该信号时，它有32个
或多个词语的存储器。在几乎满/空标志是
活性时，有56个或更多的话在存储器或当
有8个或更少的话在存储器中。
该IDT72413是引脚和功能兼容的
MMI67413 。它工作在45 MHz下的换挡速度。这使得有
非常适用于高速数据缓冲应用中使用。该
IDT72413可以作为一个速率缓冲器， 2数字之间
的不同数据速率的系统，在高速磁带驱动器，硬
磁盘控制器，数据通信控制器和
图形控制器。
该IDT72413使用的IDT高性能制造
CMOS工艺。这个过程保持高速和高
在低功率CMOS TTL电路的输出驱动能力。
军工级产品的制造符合
MIL -STD- 883的最新版本， B级。
功能框图
输出中启用
（ OE）的
数据
IN
(D
0-4
)
（先生）
主
RESET
输入
准备
移
IN
（IR）的
FIFO
输入
舞台
64 x 5
内存
ARRAY
FIFO
产量
舞台
数据
OUT
(Q
0-4
)
（ SO ）
输入
控制
逻辑
注册
控制
逻辑
产量
控制
逻辑
（OR）的
移
OUT
OUPUT
准备
（SI ）
旗
控制
逻辑
半满（ HF ）
几乎全/
EMPTY （ AF / E）
2748 DRW 01
IDT标志是集成设备技术， Inc。的注册商标。
FAST是美国国家半导体公司的商标。
军用和商用温度范围
1996
集成设备技术有限公司
有关最新信息，请联系IDT的网站www.idt.com或传真点播在408-492-8391 。
1996年12月
DSC-2748/7
5.02
1
IDT72413
用旗CMOS并行64 ×5位的FIFO
军用和商用温度范围
引脚配置
OE
HF
IR
SI
D
0
D
1
D
2
D
3
D
4
GND
1
2
3
4
5
6
7
8
9
10
20
19
18
绝对最大额定值
(1)
符号
VCC
AF / E
SO
OR
Q
0
Q
1
Q
2
Q
3
Q
4
MR
2748 DRW 02
等级
端电压
对于
到GND
操作
温度
温度
在偏置
存储
温度
DC输出
当前
广告
-0.5到+7.0
军事
-0.5到+7.0
单位
V
V
TERM
P20-1,
C20-1,
＆放大器;
SO20-2
17
16
15
14
13
12
11
T
A
T
BIAS
T
英镑
I
OUT
0至+70
-55到+125
-55到+125
50
-55到+125
-65到+135
-65到+150
50
°C
°C
°C
mA
DIP / SOIC
顶视图
注意：
2748 TBL 01
1.强调超过绝对最大上市
额定值可能会导致器件的永久性损坏。这是一个应力
值仅为器件在这些或任何其他功能操作
以上这些条件在此业务部门所标明
规范是不是暗示。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
电容
(T
A
= + 25 ° C，F = 1.0MHz的）
符号
C
IN
C
OUT
参数
(1)
输入电容
输出电容
条件
V
IN
= 0V
V
OUT
= 0V
马克斯。
5
7
单位
pF
pF
2748 TBL 02
注意：
1，这个参数进行采样，而不是100 ％测试。
2.特征值，目前尚未上市。
推荐工作条件
符号
V
CC
V
CC
GND
V
IH
V
IL(1)
参数
军事供应
电压
供应商
电压
电源电压
输入高电压
输入低电压
分钟。
4.5
4.5
0
2.0
—
典型值。
5.0
5.0
0
—
—
MAX 。 UNIT
5.5
5.5
0
—
0.8
V
V
V
V
V
2748 TBL 03
注意：
1. 1.5V下冲被允许为10ns的每秒一次循环。
5.02
2
IDT72413
用旗CMOS并行64 ×5位的FIFO
军用和商用温度范围
DC电气特性
（商业： V
CC
= 5.0V
±
10%, T
A
= 0 ° C至+ 70°C ;军事： V
CC
= 5.0V
±
10%, T
A
= -55 ° C至+ 125°C ）
符号
I
IL
I
IH
V
OL
参数
低电平输入电流
高层次的输入电流
低电平输出电流
测试条件
V
CC
=最大值， GND
≤
V
I
≤
V
CC
V
CC
=最大值， GND
≤
V
I
≤
V
CC
V
CC
=最小值。我
OL
(Q
0-4
）军用。
I
OL
（1R， OR）
(1)
I
OL
（ HF ， AF / E）
V
OH
高电平输出电流
V
CC
=最小值。我
OH
(Q
0-4
)
I
OH
（1R， OR）
I
OH
（ HF ， AF / E）
I
OS(2)
I
HZ
I
LZ
I
CC(3)
电源电流
输出短路电流
关态输出电流
V
CC
=最大。 V
O
= 0V
V
CC
=最大。 V
O
= 2.4V
V
CC
=最大。 V
O
= 0.4V
V
CC
=最大值， OE =高米尔。
投入低， F = 25MHz的Com'l 。
12mA
8mA
8mA
–4mA
–4mA
–4mA
-20
—
-20
—
—
-110
20
—
70
60
mA
mA
A
2.4
—
V
Com'l 。 24毫安
分钟。
-10
—
—
马克斯。
—
10
0.4
单位
A
A
V
注意事项：
2748 TBL 04
1.应注意，当频率高于25MHz的工作，尽量减少尽可能DC和容性负载上的IR和OR。
2.不超过一个输出应该在时间和短路的持续时间被短路应不超过一秒钟。通过设计保证，但不
目前测试。
3.对于频率大于25MHz的，我
CC
= 60毫安+ （ 1.5毫安X [F - 25MHz的] ）的商业和I
CC
= 70毫安+ （ 1.5毫安X [F - 25MHz的] ）的军队。
工作条件
（商业： V
CC
= 5.0V
±
10%, T
A
= 0 ° C至+ 70°C ;军事： V
CC
= 5.0V
±
10%, T
A
= -55 ° C至+ 125°C ）
广告
军事&商业
军事&商业
符号
t
SIH
t
SIL
t
IDS
t
IDH
t
SOH
t
SOL
t
MRW
t
太太
(1)
(1)
(1)
参数
在转变的时候了
移低时间
输入数据建立
输入数据保持时间
移出的时候了
移出低电平时间
主复位脉冲
主复位脉冲，以SI
科幻gure
2
2
2
2
5
5
8
8
IDT72413L45
分钟。
马克斯。
9
11
0
13
9
11
20
20
—
—
—
—
—
—
—
—
IDT72413L35
分钟。
马克斯。
9
17
0
15
9
17
30
35
—
—
—
—
—
—
—
—
IDT72413L25
分钟。
马克斯。
16
20
0
25
16
20
35
35
—
—
—
—
—
—
—
—
单位
ns
ns
ns
ns
ns
ns
ns
ns
注意：
2748 TBL 05
1.自FIFO是一个非常高速的设备，必须注意，在设计中使用的硬件和定时的设计中已执行。接地装置
和去耦是至关重要的纠正操作的FIFO将响应非常小的毛刺由于长期的反射线，高电容和/或较差
电源去耦和接地。建议0.1μF直接VCC和GND之间的独石陶瓷电容器用很短的引线长度。
5.02
3
IDT72413
用旗CMOS并行64 ×5位的FIFO
军用和商用温度范围
AC电气特性
（商业： V
CC
= 5.0V
±
10%, T
A
= 0 ° C至+ 70°C ;军事： V
CC
= 5.0V
±
10%, T
A
= -55 ° C至+ 125°C ）
广告
符号
f
IN
t
IRL
(1)
米尔。 & Com'l
IDT72413L35
分钟。
马克斯。
—
—
—
—
—
—
5
—
—
—
—
—
—
—
—
5
5
—
—
—
—
—
—
—
—
—
—
—
35
18
20
35
18
20
—
20
28
28
28
28
25
28
28
—
—
5
28
28
28
28
28
28
12
12
15
15
米尔。 & Com'l
IDT72413L25
分钟。
马克斯。
—
—
—
—
—
—
5
—
—
—
—
—
—
—
—
5
5
—
—
—
—
—
—
—
—
—
—
—
25
28
25
25
28
25
—
20
40
30
30
30
35
40
40
—
—
7
40
40
40
40
40
40
15
15
20
20
ns
单位
兆赫
ns
ns
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
参数
移率
转变
↑
要输入准备LOW
转变
↓
以输入就绪高
移率
移出
↓
到输出低就绪
移出
↓
到输出就绪高
输出数据保持前一个字
输出数据移位下一个字
数据吞吐量或"Fall ， Through"
主复位
↓
到输出低就绪
主复位
↑
以输入就绪高
主复位
↓
要输入准备LOW
主复位
↓
以输出低电平
主复位
↓
至半满标志
主复位
↓
为AF / E标志
输入就绪脉冲高电平
输出继电器就绪脉冲高
输出就绪
↑
高到有效数据
移出
↑
为AF / E高
转变
↑
为AF / E
移出
↑
为AF / E低
转变
↑
为AF / E高
转变
↑
HF的高
希夫出
↑
HF的低
输出禁用延迟
科幻gure
2
2
2
5
5
5
5
5
4, 7
8
8
8
8
8
8
4
7
5
9
9
10
10
11
11
12
12
IDT72413L45
分钟。
马克斯。
—
—
—
—
—
—
5
—
—
—
—
—
—
—
—
5
5
—
—
—
—
—
—
—
—
—
—
—
45
18
18
45
18
19
—
19
25
25
25
25
20
25
25
—
—
5
28
28
28
28
28
28
12
12
15
15
t
IRH(1)
f
OUT
t
ORL(1)
t
ORH(1)
t
ODH(1)
t
消耗臭氧层物质
t
PT
t
MRORL
t
MRIRH
(3)
t
MRIRL(2)
t
MRQ
t
MRHF
t
MRAFE
t
IPH(3)
t
OPH(3)
t
ORD(3)
t
爱德华
t
AEL
t
AFL
t
AFH
t
仁人家园
t
HFL
t
PHZ(3)
t
PLZ(3)
t
PLZ(3)
t
PHZ(3)
输出使能延时
12
12
注意事项：
2748 TBL 06
1.自FIFO是一个非常高速的设备，必须注意，在硬件的设计和设计中所使用的定时。接地装置
和去耦是至关重要的纠正操作的FIFO将响应非常小的毛刺由于长期的反射线，高电容和/或较差
电源去耦和接地。建议0.1μF直接VCC和GND之间的独石陶瓷电容器用很短的引线长度。
2.如果FIFO满， （ IR = HIGH ） ，MR
↓
力IR变低，和MR
↑
使红外变为高电平。
3.设计保证，但目前还没有经过测试。
5.02
4
IDT72413
用旗CMOS并行64 ×5位的FIFO
军用和商用温度范围
AC测试条件
输入脉冲电平
输入上升/下降时间
输入定时基准水平
输出参考电平
输出负载
GND到3.0V
3ns
1.5V
1.5V
见图1
2748 TBL 07
标准测试负载
5V
R1
产量
R2
测试点
30pF*
设计试验载荷
5V
2K
30pF*
或同等学历
电路
*包括范围和夹具
2748 DRW 03
电阻值
标准测试负载
I
OL
24mA
12mA
8mA
R1
200
390
600
图1.输出负载
R2
300
760
1200
2748 TBL 08
功能描述：
该IDT72413 ， 65 ×5的FIFO使用的是双端口设计
相对于传统的移位寄存器的RAM的体系结构
的方法。这个FIFO的体系结构有一个写指针，一个读
指针和控制逻辑，它允许同时读取和
写操作。写指针被递增
掉落的转变（ SL ）控制边缘;读指针
由移位输出（ SO）的下降沿递增。该
当FIFO有一个可用的输入就绪（ IR ）信号
存储器位置;当有输出就绪（ OR）信号
在输出有效数据。输出使能（ OE ）提供
三，说明该FIFO输出的能力。
数据输出
数据被移出的偏离高至低跳变
输出（ SO ） 。这会导致内部读指针进行寻址。
vanced到下一个字的位置。如果数据存在，则有效数据
将出现在输出端和输出就绪（ OR）将去
HIGH 。如果数据不存在，输出就绪将保持低位
指示FIFO为空。从读出的最后一个有效字
FIFO将保持在FlFOs输出时，它是空的。当
该FIFO不为空输出就绪（ OR）变低的
移出低到HlGH过渡。
FALL -through模式
该FIFO工作在秋季直通模式时，数据的获取
转移到一个空的FIFO 。下通后推迟
数据传播到输出端。当数据到达
输出，该输出就绪（ OR）变为高电平。
落空模式也发生当FIFO
完全充满。当数据被移动的充分的FIFO一个出
位置是可用于新的数据。落空的延迟后，
在输入准备去HlGH 。如果移位在为高电平时，新数据
可以被写入FIFO中。一个RAM-的落空延迟
基于先进先出（一个时钟周期）远远大于a的延迟少
移位寄存器为基础的FIFO。
FIFO复位
该FIFO必须在上电时使用主复位
复位（ MR）信号。这使得FIFO进入空
国家通过输出就绪（ OR）所指为低和输入
就绪（ IR）为高。在该状态下，数据输出（Q
0-4
)
就为低。
数据输入
数据移入移位上的低到高的转型
（ S1）的。这个加载输入数据到的第一个字的位置
FIFO中，并导致在输入准备变为低电平。在HlGH-
到低电平的转变在转变中，写指针移动到
下一个字的位置，并输入就绪（ LR ）去HlGH说明
愿意接受新的数据。如果FIFO为满时，输入
准备将保持低电平，直到数据字移出。
5.02
5
QQ：2881677436 复制
