CMOS并行串行FIFO
2048 x 9, 4096 x 9
集成设备技术有限公司
IDT72103
IDT72104
产品特点：
为35ns并行端口的访问时间，为45nS周期时间
50MHz的串行输入/输出频率
串行到并行，并行至串行，串行至串行，并
并行 - 并行操作
可扩展的深度和宽度，无需外部
组件
Flexishift - 设置可编程串行字宽
从4位到任何宽度，无需外部元件
多个标志：完全，几乎全部（全1月8日） ，全Minus-
一，空，几乎空（空+ 1/8 ） ，空加
一，和半满
异步和同步读写
操作
双端口，零落空时体系结构
在单一设备模式重传功能
采用44引脚PLCC封装
工业级温度范围（ -40
o
C至+ 85
o
C）是可用
能，测试军事电气规范
应用范围：
高速数据采集系统
局域网（LAN）的缓冲
高速调制解调器的数据缓冲
遥控遥测数据缓冲区
FAX栅格影像数据缓冲区
激光打印机引擎的数据缓冲区
高速并行总线对总线通信
磁介质控制器
串行连接缓冲区
描述：
该IDT72103 / 72104顷高速并行串行FlFOs
要使用的具有高性能的系统功能，例如
串行通信，激光打印机引擎控制和
局域网。
串行输入，串行输出和两个9 - bit并行端口
做四种模式的数据传输成为可能：串行到并行，
并行到串行的，串行到串行和并行 - 并行。该
IDT72103 / 72104顷可扩展的深度和宽度
所有这些操作的配置。
功能框图
串行
输入
SI
六
SICP
数据输入（D
0
-D
8
)
串行
输入
电路
旗
逻辑
串行/
并行
控制
RAM阵列
2048 x 9
4096 x 9
SI
/ PI
SO
/ PO
W
XI
XO
FL
/
RT
FF
FF-1
EF+1
EF
AEF
HF
R
RS
写
指针
读
指针
深度
扩张
逻辑
RESET
逻辑
OE
数据输出（Q
0
-Q
8
)
IDT标志是集成设备技术， Inc。的注册商标。
串行
产量
电路
串行
产量
SO
SOX
SOCP
2753 DRW 01
商业温度范围
1996
集成设备技术有限公司
有关最新信息，请联系IDT的网站www.idt.com或传真点播在408-492-8391 。
1996年12月
DSC-2753/8
5.37
1
IDT72103 ， IDT72104
的CMOS并行 - 串行FIFO 2048× 9 ， 4096 ×9
商业温度范围
描述（续）
该IDT72103 / 72104可以被配置为处理串行
四个或更多的使用IDT独特的Flexishift字宽
功能。 Flexishift允许串行宽度和深度扩展
无需外部元件。例如，您可能config-
URE一个4K ×24 FIFO采用三IDT72104s在串行宽度
扩展配置。
提供七个标志信号的内存状态
FIFO。该标志是
FF
（全）
AF
（ 7/8满）
FF–1
（全minus-
1 ） ，
EF
（空） ，
AE
（ 1/8满）
EF+1
（空加一）和
HF
（半满） 。
阅读（
R
）和写（
W
）被提供用于控制销
异步和同步操作。输出恩
能（
OE
）控制引脚可用于并行输出端口
高阻抗控制。深度扩张控制引脚
XO
和
Xl
提供允许级联更深层次的FlFOs 。
该IDT72103 / 72104顷使用IDT的CMOS制造
技术。
销刀豆网络gurations
指数
D
0
XI
SO / PO
SOX
SOCP
SO
AEF
FF-1
FF
Q
0
GND
GND
D
1
D
2
D
3
D
4
W
V
CC
D
5
D
6
D
7
D
8
6
7
8
9
10
11
12
13
14
15
16
5
4
3
2
1
44 43 42 41 40
39
38
37
36
35
34
33
32
31
30
J44-1
17
29
18 19 20 21 22 23 24 25 26 27 28
GND
FL / RT
RS
SI
SICP
六
SI / PI
OE
EF+1
EF
XO / HF
Q
1
Q
2
Q
3
Q
4
GND
R
Q
5
Q
6
Q
7
Q
8
GND
PLCC
顶视图
5.37
2753 DRW 03
2
IDT72103 ， IDT72104
CMOS并行串行FIFO 2048 ×9和4096 ×9
商业温度范围
绝对最大额定值
(1)
符号
V
TERM
T
A
T
BIAS
T
英镑
I
OUT
等级
端电压
相对于GND
工作温度
在偏置温度
储存温度
直流输出电流
广告
-0.5到+7.0
0至+70
-55到+125
-55到+125
50
单位
V
°C
°C
°C
mA
2753 TBL 01
电容
(T
A
= + 25 ° C，F = 1.0MHz的）
符号
C
IN
C
OUT
参数
(1)
输入电容
输出电容
条件
V
IN
= 0V
V
OUT
= 0V
马克斯。
10
12
单位
pF
pF
2753 TBL 02
注意：
1，这个参数进行采样，而不是100 ％测试。
建议的直流工作条件
符号
V
CCC
GND
V
IH
V
IL(1)
参数
供应商
电压
电源电压
输入高电压
广告
输入低电压
分钟。
4.5
0
2.0
—
典型值。
5.0
0
—
—
MAX 。 UNIT
5.5
0
—
0.8
V
V
V
V
2753 TBL 03
注意：
1.强调超过绝对最大上市
额定值可能会导致器件的永久性损坏。这是一个应力
值仅为器件在这些或任何其他功能操作
以上这些条件在此业务部门所标明
规范是不是暗示。暴露在绝对最大额定值
长时间条件下可能会影响其可靠性。
注意：
1. 1.5V下冲被允许为10ns的每秒一次循环。
引脚说明
符号
D
0
-D
8
名字
数据输入
串行输入字
宽度选择
RESET
写
I / O
I / O
描述
在一个并行输入配置 - 数据输入为9位宽度的数据。
在一个串行输入配置 - 九个输出引脚1用于选择串行输入
字宽。
当
RS
被设置为低，内部读和写指针被设置为RAM的第一位置
数组。
EF
,
EF+1
,
AEF
都为低电平复位后，而
FF
,
FF-1
,
HF
在复位后高。
RS
W
I
I
一个平行的字写周期的下降沿启动
W
如果
FF
高。当FIFO
是满的， FF会抑制低再写入操作，以防止数据溢出。在串行
输入配置，数据位被移入输入移位寄存器和写指针呢
不前进，直到一个完整的并行字被组装。一销，狄，被连接到
W
和
进入写指针每第i个串行输入时钟。
一个读周期上的下降沿启动
R
如果
EF
为HIGH 。从所有的数据后
FIFO已读
EF
将变低抑制进一步的读操作。在一个串行输出
配置中，一个数据字从存储器读出到输出移位寄存器。一销，
的qj ，被连接到
R
和前进，读指针每j个串行输出时钟。
R
读
I
FL
/
RT
Xl
OE
Q
0
-Q
8
首先加载/
重发
扩张
OUTPUT ENABLE
数据输出/
串行输出
字宽度选择
满标志
全旗1
I
I
I
O
这是一个双功能引脚。在多设备模式，
FL
/
RT
被接地，以指示所述第一
设备加载。在单一设备模式，
FL
/
RT
作为重传输入。单设备模式
通过接地启动
XI
引脚。
在单一设备模式，
XI
是grounded.In深度扩展或菊花链模式，
XI
是骗子
连接至该
XO
脚以前的设备。
当
OE
为低时，并行和串行输出被使能。当
OE
为高电平时，平行
输出缓冲器置于高阻抗状态。
在一个并行输出配置 - 为9位宽的数据的数据输出。在一个串行输出
配置 - 用于选择串行输出字宽9输出引脚中的一个。
FF
FF-1
O
O
FF
被置为低电平时， FIFO满，进一步写操作被禁止。当
该
FF
为高电平时， FIFO不满和数据可以被写入到FIFO。
FF-1
变低，当FIFO存储器阵列是一个字离已满。这将保持
LOW当每个存储单元被填满。
2753 TBL 04
5.37
3
IDT72103 ， IDT72104
的CMOS并行 - 串行FIFO 2048× 9 ， 4096 ×9
商业温度范围
引脚说明（续）
符号
名字
扩展输出/
半满标志
I / O
O
描述
XO
/
HF
HF
为低电平时，FIFO为大于半满，在单个设备或宽度扩展
模式。该
HF
将保持低电平，直到写之间的差异，读指针是
小于或等于二分之一的FIFO存储器。
在深度扩展模式下，脉冲从写
XO
to
XI
的下一个设备的时候，最后
在FIFO中的位置被填充。另一种脉冲从发送
XO
to
Xl
下一个设备时的
最后FIFO的位置被读出。
AEF
EF+1
EF
Sl
SO
SICP
SOCP
六
几乎空/
几乎满标志
空+ 1标志
空标志
串行输入
串行输出
串行时钟输入
串行输出
时钟
串行输入
扩张
O
O
O
I
O
I
I
I
当
AEF
为低电平时， FIFO为空至1/8满或7/8满到完全充满。如果
然后FIFO为大于1/8满，但小于7/8满。
AEF
高，
EF + 1
为低时，有FIFO存储器阵列中的零个或一个字的话。
EF
变低，当FIFO为空，并进一步读取操作被禁止。
FF
是高
当FIFO不为空，数据读取是允许的。
数据输入串行数据。
数据输出为串行数据。
该引脚为串行时钟输入。在SiC颗粒信号的上升沿，新的串行数据比特
被读入的串行输入移位寄存器。
该引脚为串行输出时钟。在二阶锥规划信号的上升沿，新的串行数据比特
从串行输出移位寄存器被读出。
SIX控制串行输入扩展为字宽度大于9位。在一个串行输入
配置中，六针的至少显著装置连接到高电平。第6个引脚的所有其他
设备被连接到D
8
脚以前的设备。在并行输入配置或
9比特或更少的串行输入配置，SIX连接到高电平。
SOX控制串行输出扩展为字宽大于9位。在一个串行输出
配置中，至少显著装置的SOX销连接到高电平。所有其他的SOX销
设备被连接到Q
8
脚以前的设备。并行输出配置
或9位或更少的串行输出配置，SOX连接到高电平。
当该引脚为高电平时，FIFO处于并行输入的配置和接受输入数据
到D
0
-D
8
。当
SI
/ PI是低电平时，FIFO是一个串行输入的配置和数据被输入
通过SL 。
当该引脚为高电平时，FIFO处于并行输出配置，并发送输出数据
通过Q
0
-Q
8
。当
SO
/ PO是低的FIFO是在一个串行输出的配置和数据
通过SO输入。
一个接地引脚DIP封装和5引脚接地为LCC / PLCC封装。
一个+ 5V电源引脚。
2753 TBL 05
SOX
串行输出
扩张
I
SI
/ PI
SO
/ PO
GND
V
CC
串行/并行输入
I
串行/并行输出
I
地
动力
5.37
4
IDT72103 ， IDT72104
CMOS并行串行FIFO 2048 ×9和4096 ×9
商业温度范围
DC电气特性
（商业： V
CC
= 5.0V
±
10%, T
A
= 0 ° C至+ 70 ° C）
IDT72103/72104
广告
t
A
= 35 ，为50ns
符号
I
IL(1)
I
OL(2)
V
OH
V
OL
I
CC1(3)
I
CC2(3)
参数
输入漏电流
（任何输入）
输出漏电流
输出逻辑"1"电压，
I
OUT
= -2mA
(4)
输出逻辑"0"电压，
I
OUT
= 8毫安
(5)
平均V
CC
电源电流
平均待机电流
(
R
=
W
=
RS
=
FL
/
RT
= V
IH
)
（ SOCP = SICP = V
IL
)
掉电电流
分钟。
–1
–10
2.4
—
—
—
典型值。
—
—
—
—
90
8
马克斯。
1
10
—
0.4
140
12
单位
A
A
V
V
mA
mA
I
CC3
(L)
(3,6)
—
—
2
mA
2753 TBL 06
注意事项：
1.测量0.4
≤
V
IN
≤
V
CC
.
2.
R
≥
V
IH
， SOCP
≤
VIL ， 0.4
≤
V
OUT
≤
V
CC
.
3. I
CC
测量时与产出开放。
4.所以，我
OUT
= -8mA 。
5.所以，我
OUT
=16mA.
6. SOCP = SICP
≤
0.2V ;其他输入= V
CC
-0.2V.
AC测试条件
输入脉冲电平
输入上升/下降时间
输入定时基准水平
输出参考电平
输出负载
GND到3.0V
3ns
1.5V
1.5V
见图1
2753 TBL 07
5V
1.1K
D.U.T.
680
30pF*
2753 DRW 04
或等效电路
图1.输出继电器负载
*包括夹具和范围电容
5.37
5
QQ：2881677436 复制
