IDT71P79204 （ 2Mx8位） ， 71P79104 （ 2Mx9位） ， 71P79804 （ 1Mx18位） 71P79604 （ 512Kx36位）
18 MB DDR II SIO SRAM突发的2
商用和工业温度范围
引脚德网络nitions
符号
引脚功能
描述
数据输入信号，采样K上的上升沿和
K
在有效的写操作时钟
2M ×8 - D [ 7 ： 0 ]
2M ×9 - D [ 8 ： 0 ]
1M ×18 - D [ 17 ： 0 ]
512K ×36 - D [ 35 ： 0 ]
字节写选择0 ， 1 ， 2和3是低电平有效。在上升沿取样在K的上升沿，并再次
边缘
K
在写操作期间的时钟。用于选择哪个字节中当前写入到器件
的写操作部。不写入的字节保持不变。所有的字节写操作被采样的相同
边作为数据。取消选择一个字节写选择将导致数据的相应字节被忽略，
不写入到设备。
2M ×9 -
BW
0
控制的DQ [7 ：0]的
1M ×18 -
BW
0
控制的DQ [7 ：0]和
BW
1
控制的DQ [17： 9]
512K ×36 -
BW
0
控制的DQ [7 ：0] ，
BW
1
控制的DQ [17： 9] ，
BW
2
控制DQ [ 26:18 ]和
BW
3
控制DQ [ 35:27 ]
半字节写选择0和1为低电平有效。只适用于X8位部分，而不是字节写选择。
采样在K的上升沿和
K
在写操作期间的时钟。用于选择其中四位被写入
入的写操作的当前部分中的装置。不写半字节保持不变。所有
半字节写操作被采样的相同边缘的数据。取消一个半字节写选择将导致
数据的相应的半字节被忽略和没有写入到设备。
2M ×8 - NW0控制D [ 3 ： 0]
NW1
控制D [ 7：4]
地址输入。地址期间活性读或写操作采样K时钟的上升沿。
数据的输出信号。在读操作期间，这些引脚输出所请求的数据。有效数据被赶出来的
的两个C中的上升沿和
C
在读操作或K和时钟
K
在单时钟工作时
模式。当读取端口取消ED ，Q [X ： 0 ]会自动三态。
负荷控制逻辑。采样K的上升沿如果
LD
低， 2字突发读或写操作将
被启动如由R / W输入。如果
LD
为高时的K的上升沿，在正在进行的操作将
完成，但新的操作不会被启动。
读或写控制逻辑。如果
LD
是在钾的上升沿低，在R / W表示是否一个新的操作
应该是一个读或写操作。如果R / W为高电平时，一个读操作将被启动，当R / W为低时，写操作将是
发起。如果
LD
输入为高时的K的上升沿，在R / W输入将被忽略。
正输出时钟输入。 C被结合使用
C
到时钟从设备读取数据。 C和
C
可以一起使用，以校正倾斜的各种装置的飞行时间在板回控制器。看
对于进一步的细节应用实例。
负输出时钟输入。
C
结合使用以C到时钟从设备读取数据。 C和
C
可以一起使用，以校正倾斜的各种装置的飞行时间在板回控制器。看
对于进一步的细节应用实例。
正向输入时钟输入。的K上升沿用于捕获同步输入到装置和驱动
出通过Q数据[X ： 0 ]在单时钟模式下。所有访问都在K的上升沿启动
负输入时钟输入。
K
用于捕获同步的输入被提供给该装置并且驱动
出通过Q数据[X ： 0 ]在单时钟模式下。
同步回波时钟输出。这些输出的上升沿被紧密地匹配于同步数据
输出，并且可以被用作一个数据有效指示。这些信号可以自由运行，不停止的时候了
输出数据3表示。
输出阻抗匹配输入。此输入用于调整器件输出到系统数据总线
阻抗。 Q [ X： 0 ]输出阻抗设定为0.2× RQ ，其中，RQ是位于ZQ之间的电阻
地面上。另外，该引脚可直接连接到V
DDQ
，这使得最小阻抗模式。
此引脚不能直接连接到GND或悬空。
6432 TBL 02A
D [ X： 0 ]
输入
同步
BW
0
,
BW
1
BW
2
,
BW
3
输入
同步
NW0 NW1
输入
同步
SA
输入
同步
产量
同步
输入
同步
输入
同步
Q [ X： 0 ]
LD
读/写
C
输入时钟
C
输入时钟
K
K
输入时钟
输入时钟
CQ ，
CQ
输出时钟
ZQ
输入
6.42
3
QQ：2880707522 复制
