高速3.3V
IDT70V659/58/57S
六十四分之一百二十八/ 32K ×36
异步双端口
静态RAM
特点
◆
◆
◆
◆
◆
◆
◆
真正的双端口存储器单元，可同步
相同的内存位置的访问
高速存取
- 商用10/ 12 / 15ns的（最大）
- 工业： 12 / 15ns的（最大）
双芯片能够允许深度扩展，而不
外部逻辑
IDT70V659 / 57分之58轻松扩展数据总线宽度为72位
以上使用主/从选择级联时
一个以上的设备
M / S = V
IH
为
忙
输出标志法师，
M / S = V
IL
为
忙
输入从机上
忙碌而中断标志
片上的端口仲裁逻辑
◆
◆
◆
◆
◆
◆
◆
◆
全片上硬件支持信号量的信号
端口之间
从任何一个端口完全异步操作
对于复用总线和总线独立控制字节
匹配的兼容性
支持JTAG功能符合IEEE 1149.1
LVTTL兼容，单3.3V （ ± 150mV的）电源供应
CORE
LVTTL兼容，可选择的3.3V （ ± 150mV的） /2.5V （ ± 100mV的）
每个端口上的电源为I / O和控制信号
可在一个208引脚塑料四方扁平封装， 208球精
间距球栅阵列，以及256球的球栅阵列
工业级温度范围（ ？ 40 ° C至+ 85°C ），可
对于选定的速度
功能框图
BE
3L
BE
2L
BE
1L
BE
0L
BE
3R
BE
2R
BE
1R
BE
0R
R/
W
L
CE
0L
CE
1L
B
E
0
L
B
E
1
L
B
E
2
L
B
E
3
L
BBBB
EEEE
3 2 10
RRRR
R/
W
R
CE
0R
CE
1R
OE
L
Dout0-8_L
Dout0-8_R
Dout9-17_L
Dout9-17_R
Dout18-26_L Dout18-26_R
Dout27-35_L Dout27-35_R
OE
R
六十四分之一百二十八/ 32K ×36
内存
ARRAY
I / O
0L-
I / O
35L
迪N_L
迪n_R
I / O
0R -
I / O
35R
A
16 L(1)
A
0L
地址
解码器
ADDR_L
ADDR_R
地址
解码器
A
16R(1)
A
0R
CE
0L
CE
1L
OE
L
读/写
L
忙
L(2,3)
SEM
L
INT
L(3)
仲裁
打断
SEMAPHORE
逻辑
OE
R
读/写
R
CE
0R
CE
1R
M / S
忙
R(2,3)
SEM
R
INT
R(3)
TDI
TDO
JTAG
TMS
TCK
TRST
4869 DRW 01
注意事项：
1. A
16
是NC的IDT70V658 。此外，地址一个
16
AND A
15
是NC的为IDT70V657 。
2.
忙
是输入为从机（M / S = V
IL
），并且当它是一个主站（ M / S = V输出
IH
).
3.
忙
和
INT
都是非三态图腾柱输出（推挽式） 。
2004年3月
DSC-4869/5
1
2004集成设备技术有限公司
IDT70V659/58/57S
高速3.3V 64分之128 / 32K ×36异步双端口静态RAM
工业和商业温度范围
该IDT70V659 / 58/ 57是一种高速六十四分之一百二十八/ 32K ×36 Asynchro-
知性双端口静态RAM 。该IDT70V659 / 58/ 57被设计用来
作为一个独立的4/2 / 1Mbit的双端口RAM或作为组合主/
SLAVE双口RAM为72位或更多的字系统。采用IDT
在72位或更宽的内存主/从双口RAM的方法
系统应用成果在全速，无差错操作
需要额外的分立逻辑。
该器件提供了独立控制两个独立的端口，
描述
地址和I / O引脚，允许自主，异步访问
读或写操作的任何位置在存储器中。自动断电
功能由芯片控制的实现（不管是
CE
0
或CE
1
）允许
芯片上的每个端口电路进入一个极低的待机功耗模式。
在70V659 / 58/ 57能支持任何3.3V的工作电压
或2.5V上的一个或两个端口，由OPT管脚控制。电源
对于该装置的核心（Ⅴ
DD
）保持在3.3V 。
2
IDT70V659/58/57S
高速3.3V 64分之128 / 32K ×36异步双端口静态RAM
工业和商业温度范围
销刀豆网络gurations
(3,4,5,6,7,8)
03/19/04
208
207
206
205
204
203
202
201
200
199
198
197
196
195
194
193
192
191
190
189
188
187
186
185
184
183
182
181
180
179
178
177
176
175
174
173
172
171
170
169
168
167
166
165
164
163
162
161
160
159
158
157
V
SS
V
DDQR
I / O
18R
I / O
18L
V
SS
V
DD
TDI
TDO
NC
NC
NC
A
16L(1)
A
15L(2)
A
14L
A
13L
A
12L
A
11L
A
10L
A
9L
A
8L
A
7L
BE
3L
BE
2L
BE
1L
BE
0L
CE
1L
CE
0L
V
DD
V
DD
V
SS
V
SS
SEM
L
OE
L
读/写
L
忙
L
INT
L
NC
A
6L
A
5L
A
4L
A
3L
A
2L
A
1L
A
0L
V
DD
V
DD
V
SS
选择
L
I / O
17L
I / O
17R
V
DDQR
V
SS
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
I / O
19L
I / O
19R
I / O
20L
I / O
20R
V
DDQL
V
SS
I / O
21L
I / O
21R
I / O
22L
I / O
22R
V
DDQR
V
SS
I / O
23L
I / O
23R
I / O
24L
I / O
24R
V
DDQL
V
SS
I / O
25L
I / O
25R
I / O
26L
I / O
26R
V
DDQR
V
SS
V
DD
V
DD
V
SS
V
SS
V
DDQL
V
SS
I / O
27R
I / O
27L
I / O
28R
I / O
28L
V
DDQR
V
SS
I / O
29R
I / O
29L
I / O
30R
I / O
30L
V
DDQL
V
SS
I / O
31R
I / O
31L
I / O
32R
I / O
32L
V
DDQR
V
SS
I / O
33R
I / O
33L
I / O
34R
I / O
34L
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
70V659/58/57DR
DR-208
(7)
208引脚PQFP
顶视图
(8)
156
155
154
153
152
151
150
149
148
147
146
145
144
143
142
141
140
139
138
137
136
135
134
133
132
131
130
129
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
I / O
16L
I / O
16R
I / O
15L
I / O
15R
V
SS
V
DDQL
I / O
14L
I / O
14R
I / O
13L
I / O
13R
V
SS
V
DDQR
I / O
12L
I / O
12R
I / O
11L
I / O
11R
V
SS
V
DDQL
I / O
10L
I / O
10R
I / O
9L
I / O
9R
V
SS
V
DDQR
V
DD
V
DD
V
SS
V
SS
V
SS
V
DDQL
I / O
8R
I / O
8L
I / O
7R
I / O
7L
V
SS
V
DDQR
I / O
6R
I / O
6L
I / O
5R
I / O
5L
V
SS
V
DDQL
I / O
4R
I / O
4L
I / O
3R
I / O
3L
V
SS
V
DDQR
I / O
2R
I / O
2L
I / O
1R
I / O
1L
4869 DRW 02A
注意事项：
1.引脚是NC的IDT70V658和IDT70V657 。
2.引脚是NC的IDT70V657 。
3.所有V
DD
引脚必须连接到3.3V电源。
4.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
DD
（ 3.3V ）和2.5V ，如果OPT引脚的端口
设定为V
SS
(0V).
5.所有V
SS
引脚必须接地。
6.包体约为28毫米X 28毫米X 3.5毫米。
7.这个包的代码来引用该包图。
8.本文并不表示实际的部分标记的方向。
V
SS
V
DDQL
I / O
35R
I / O
35L
V
DD
TMS
TCK
TRST
NC
NC
NC
A
16R(1)
A
15R(2)
A
14R
A
13R
A
12R
A
11R
A
10R
A
9R
A
8R
A
7R
BE
3R
BE
2R
BE
1R
BE
0R
CE
1R
CE
0R
V
DD
V
DD
V
SS
V
SS
SEM
R
OE
R
读/写
R
忙
R
INT
R
M / S
A
6R
A
5R
A
4R
A
3R
A
2R
A
1R
A
0R
V
DD
V
SS
V
SS
选择
R
I / O
0L
I / O
0R
V
DDQL
V
SS
3
IDT70V659/58/57S
高速3.3V 64分之128 / 32K ×36异步双端口静态RAM
工业和商业温度范围
,5,6,7,8)
,5,6,7,8
销刀豆网络gurations
(3,4,5,6,7,8
（续）
70V659/58/57BC
BC-256
(7)
256引脚BGA
顶视图
(8)
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
03/19/04
A1
NC
B1
TDI
B2
NC
B3
NC
B4
A
14L
B5
A
11L
B6
A
8L
B7
BE
2L
B8
CE
1L
B9
OE
L
B10
INT
L
B11
A
5L
B12
A
2L
B13
A
0L
B14
NC
B15
NC
B16
I / O
18L
C1
NC
C2
TDO
C3
NC
C4
A
15L(2)
A
12L
C5
C6
A
9L
C7
BE
3L
C8
CE
0L
读/写
L
C9
C10
NC
C11
A
4L
C12
A
1L
C13
NC
C14
I / O
17L
C15
NC
C16
I / O
18R
I / O
19L
D1
D2
V
SS
D3
A
16L(1)
D4
A
13L
D5
A
10L
D6
A
7L
D7
BE
1L
BE
0L
SEM
L
忙
L
D8
D9
D10
D11
A
6L
D12
A
3L
D13
选择
L
I / O
17R
I / O
16L
D14
D15
D16
I / O
20R
I / O
19R
I / O
20L
E1
E2
E3
V
DD
E4
V
DDQL
V
DDQL
V
DDQR
V
DDQR
V
DDQL
V
DDQL
V
DDQR
V
DDQR
V
DD
I / O
15R
I / O
15L
I / O
16R
E5
E6
E7
E8
E9
E10
E11
E12
E13
E14
E15
E16
I / O
21R
I / O
21L
I / O
22L
V
DDQL
V
DD
F1
F2
F3
F4
F5
V
DD
F6
V
SS
F7
V
SS
F8
V
SS
F9
V
SS
F10
V
DD
F11
V
DD
V
DDQR
I / O
13L
I / O
14L
I / O
14R
F12
F13
F14
F15
F16
I / O
23L
I / O
22R
I / O
23R
V
DDQL
V
DD
G1
G2
G3
G4
G5
V
SS
G6
V
SS
G7
V
SS
G8
V
SS
G9
V
SS
G10
V
SS
G11
V
DD
V
DDQR
I / O
12R
I / O
13R
I / O
12L
G12
G13
G14
G15
G16
I / O
24R
I / O
24L
I / O
25L
V
DDQR
V
SS
H1
H2
H3
H4
H5
V
SS
H6
V
SS
H7
V
SS
H8
V
SS
H9
V
SS
H10
V
SS
H11
V
SS
H12
V
DDQL
I / O
10L
I / O
11L
I / O
11R
H13
H14
H15
H16
I / O
26L
I / O
25R
J1
J2
I / O
26R
V
DDQR
V
SS
J3
J4
J5
V
SS
J6
V
SS
J7
V
SS
J8
V
SS
J9
V
SS
J10
V
SS
J11
V
SS
J12
V
DDQL
I / O
9R
J13
J14
IO
9L
I / O
10R
J15
J16
I / O
27L
I / O
28R
I / O
27R
V
DDQL
K1
K2
K3
K4
V
SS
K5
V
SS
K6
V
SS
K7
V
SS
K8
V
SS
K9
V
SS
K10
V
SS
K11
V
SS
V
DDQR
I / O
8R
I / O
7R
I / O
8L
K12
K13
K14
K15
K16
I / O
29R
L1
I / O
29L
I / O
28L
V
DDQL
V
SS
L2
L3
L4
L5
V
SS
L6
V
SS
L7
V
SS
L8
V
SS
L9
V
SS
L10
V
SS
L11
V
SS
L12
V
DDQR
I / O
6R
I / O
6L
I / O
7L
L13
L14
L15
L16
I / O
30L
I / O
31R
I / O
30R
V
DDQR
V
DD
M1
M2
M3
M4
M5
V
SS
M6
V
SS
M7
V
SS
M8
V
SS
M9
V
SS
M10
V
SS
M11
V
DD
M12
V
DDQL
I / O
5L
M13
M14
I / O
4R
I / O
5R
M15
M16
I / O
32R
I / O
32L
I / O
31L
V
DDQR
N1
N2
N3
N4
V
DD
N5
V
DD
N6
V
SS
N7
V
SS
N8
V
SS
N9
V
SS
N10
V
DD
N11
V
DD
V
DDQL
I / O
3R
I / O
3L
I / O
4L
N12
N13
N14
N15
N16
I / O
33L
I / O
34R
I / O
33R
V
DD
P1
P2
P3
P4
V
DDQR
V
DDQR
V
DDQL
P5
P6
P7
V
DDQL
V
DDQR
V
DDQR
V
DDQL
V
DDQL
P8
P9
P10
P11
P12
V
DD
P13
I / O
2L
P14
I / O
1R
I / O
2R
P15
P16
I / O
35R
I / O
34L
TMS一
16R(1)
A
13R
R1
R2
R3
R4
R5
A
10R
R6
A
7R
R7
BE
1R
BE
0R
SEM
R
忙
R
R8
R9
R10
R11
A
6R
R12
A
3R
R13
I / O
0L
I / O
0R
R14
R15
I / O
1L
R16
I / O
35L
T1
NC
T2
TRST
T3
NC
T4
A
15R(2)
T5
A
12R
T6
A
9R
T7
BE
3R
CE
0R
读/写
R
T8
T9
T10
M / S
T11
A
4R
T12
A
1R
T13
选择
R
T14
NC
T15
NC
T16
,
NC
TCK
NC
NC
A
14R
A
11R
A
8R
BE
2R
CE
1R
OE
R
INT
R
A
5R
A
2R
A
0R
NC
NC
4869 DRW 02C
注意事项：
1.引脚是NC的IDT70V658和IDT70V657 。
2.引脚是NC的IDT70V657 。
3.所有V
DD
引脚必须连接到3.3V电源。
4.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
DD
（ 3.3V ）和2.5V如果OPT引脚的端口
设定为V
SS
(0V).
5.所有V
SS
引脚必须连接到接地电源。
6.包体约为17毫米x17毫米X 1.4毫米，用1.0毫米间距。
7.这个包的代码来引用该包图。
8.本文并不表示实际的部分标记的方向。
,
4
IDT70V659/58/57S
高速3.3V 64分之128 / 32K ×36异步双端口静态RAM
工业和商业温度范围
引脚配置
(3,4,5,6,7,8)
（续）
03/19/04
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
I / O
19L
2
I / O
18L
3
V
SS
4
TDO
5
NC
6
A
16L(1)
7
A
12L
8
A
8L
9
BE
1L
10 11
V
DD
12
INT
L
13 14
A4
L
A
0L
15
选择
L
16 17
I / O
17L
V
SS
SEM
L
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
I / O
20R
V
S S
I / O
18R
TDI
NC
A
13L
A
9L
BE
2L
CE
0L
V
SS
忙
L
A5
L
A
1L
V
SS
V
DDQR
I / O16L I / O
15R
V
DDQL
I / O
19R
V
DDQR
V
DD
NC
A
14L
A
10L
BE
3L
CE
1L
V
SS
R/
W
L
A6
L
A
2L
V
DD
I / O
16R
I / O
15L
V
SS
I / O
22L
V
SS
I / O
21L
I / O
20L
A
15L (2)
A
11L
A
7L
BE
0L
V
DD
OE
L
NC
A
3
L
V
DD
I / O
17R
V
DDQL
I / O
14L
I / O
14R
I / O
23L
I / O
22R
V
DDQR
I / O
21R
I / O
12L
I / O
13R
V
SS
I / O
13L
V
DDQL
I / O
23R
I / O
24L
V
SS
V
SS
I / O
12R
I / O
11L
V
DDQR
I / O
26L
V
SS
I / O
25L
I / O
24R
I / O
9L
V
DDQL
I / O
10L
I / O
11R
V
DD
I / O
26R
V
DDQR
I / O
25R
70V659/58/57BF
BF-208
(7)
208球BGA
顶视图
(8)
V
DD
I / O
9R
V
SS
I / O
10R
V
DDQL
V
DD
V
SS
V
SS
V
S S
V
DD
V
SS
V
DDQR
I / O
28R
V
SS
I / O
2 7R
V
S S
I / O
7R
V
DDQL
I/O8R
V
SS
I / O
29R
I / O
28L
V
DDQR
I / O
27L
I / O
6R
I / O
7L
V
SS
I / O
8L
V
DDQL
I / O
29L
I / O
30R
V
SS
V
SS
I / O
6L
I / O
5R
V
DDQR
I / O
31L
V
S S
I / O
31R
I / O
30L
I / O
3R
V
DQL
I / O
4R
I / O
5L
I / O
32R
I / O
32L
V
DDQR
I / O
35R
TRST
A
16R (1 )
A
12R
A
8R
BE
1R
V
DD
SEM
R
INT
R
A
4R
I / O
2L
I / O
3L
V
SS
I / O
4L
V
SS
I / O
33L
I / O
34 R
TCK
NC
A
13R
A
9R
BE
2R
CE
0
R
V
S S
忙
R
R/
W
R
A
5R
A
1R
V
SS
V
DDQL
I / O
1R
V
DDQR
I / O
33R
I / O
34L
V
DDQL
TMS
NC
A
14R
A
10R
BE
3R
CE
1R
V
SS
A
6R
A
2R
V
S S
I / O
0R
V
S S
I / O
2R
V
S S
I / O
35L
V
DD
NC
A
15R (2)
A
11R
A
7R
BE
0R
V
DD
OE
R
M/
S
A
3R
A
0R
V
DD
选择
R
I / O
0L
I / O
1L
4869 DRW 02B
注意事项：
1.引脚是NC的IDT70V658和IDT70V657 。
2.引脚是NC的IDT70V657 。
3.所有V
DD
引脚必须连接到3.3V电源。
4.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
DD
（ 3.3V ）和2.5V ，如果OPT引脚的端口
设定为V
SS
(0V).
5.所有V
SS
引脚必须接地。
6.包体约为仅为15mm×仅为15mm× 1.4毫米，具有0.8mm焊球间距。
7.这个包的代码来引用该包图。
8.本文并不表示实际的部分标记的方向。
5
高速3.3V 64K ×36
异步双端口
静态RAM
特点
真正的双端口存储器单元，可同步
相同的内存位置的访问
高速存取
- 商用10/ 12 / 15ns的（最大）
- 工业： 12 / 15ns的（最大）
双芯片能够允许深度扩展，而不
外部逻辑
IDT70V658轻松扩展数据总线宽度为72位或
更多使用主/从选择当级联多
一个以上的设备
M / S = V
IH
为
忙
输出标志法师，
M / S = V
IL
为
忙
输入从机上
忙碌而中断标志
片上的端口仲裁逻辑
x
x
x
初步
IDT70V658S
x
x
x
x
x
x
x
x
x
x
x
x
全片上硬件支持信号量的信号
端口之间
从任何一个端口完全异步操作
对于复用总线和总线独立控制字节
匹配的兼容性
支持JTAG功能符合IEEE 1149.1
LVTTL兼容，单3.3V （ ± 150mV的）电源
对于核心
LVTTL兼容，可选择的3.3V （ ± 150mV的） /2.5V （ ± 100mV的）
每个端口上的电源为I / O和控制信号
可提供208引脚塑料四方扁平封装， 208球精
间距球栅阵列，以及256球的球栅阵列
工业级温度范围（ ？ 40 ° C至+ 85°C ），可
对于选定的速度
功能框图
BE
3L
BE
2L
BE
3 R
BE
2 R
BE
1R
BE
0R
R/
W
R
B
E
0
L
B
E
1
L
B
E
2
L
B
E
3
L
B
E
3
R
BB
EE
2 1
RR
B
E
0
R
BE
1 L
BE
0L
R/
W
L
CE
0 L
CE1 L
CE
0 R
CE1R
OE
L
OE
R
Dout0-8_L
Dout9-17_L
Dout18-26_L
Dout27-35_L
Dout0-8_R
Dout9-17_R
Dout18-26_R
Dout27-35_R
64K ×36
内存
ARRAY
I / O - I / O
0L
35L
迪N_L
迪n_R
I / O - I / O
0R
35R
A15 L
A0 L
地址
解码器
ADDR_L
ADDR_R
地址
解码器
A
15R
A
0R
CE
0 L
CE1L
OE
L
R / WL
仲裁
打断
SEMAPHORE
逻辑
CE
0 R
CE1R
OE
R
R / WR
忙
R
忙
L
SEM
L
INT
L
M / S
SEM
R
INT
R
TDI
TDO
JTAG
TMS
TCK
TRST
5613 DRW 01
注意事项：
1.
忙
是输入为从机（M / S = V
IL
），并且当它是一个主站（ M / S = V输出
IH
).
2.
忙
和
INT
都是非三态图腾柱输出（推挽式） 。
2001年6月
DSC-5613/3
1
2001集成设备技术有限公司
IDT70V658S
高速3.3V 64K ×36异步双端口静态RAM
初步
工业和商业温度范围
描述
该IDT70V658是一个高速64K ×36异步双端口
静态RAM 。该IDT70V658被设计为用作一个独立的
2304K位的双端口RAM或作为一个组合主/从双核
端口RAM ，72位或更多的字系统。采用IDT MASTER /
在72位或更广泛的存储系统SLAVE双口RAM的方法
应用结果在全速无错操作，而不需要
额外的分立逻辑。
该器件提供了独立控制两个独立的端口，
地址和I / O引脚，允许自主，异步访问
读或写操作的任何位置在存储器中。自动断电
功能由芯片控制的实现（不管是
CE
0
或CE
1
）许可证
芯片上的电路，每个端口的输入非常低的待机功耗模式。
在70V658可以支持3.3V或2.5V的工作电压
在一个或两个端口，由OPT管脚控制。对于电源
该装置的核心（Ⅴ
DD
）保持在3.3V 。
销刀豆网络gurations
(1,2,3,4)
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
I / O
19L
2
I / O
18L
3
V
SS
4
TDO
5
NC
6
NC
7
A
12L
8
A
8L
9
BE
1L
10 11
V
DD
SEML
12
INT
L
13 14
A4
L
A
0L
15
选择
L
16 17
I / O
17L
V
SS
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
I / O
20R
V
SS
I / O
18R
TDI
NC
A
13L
A
9L
BE
2L
CE
0L
V
SS
忙
L
A5
L
A
1L
V
SS
V
DDQR
I / O16L I / O
15R
V
DDQL
I / O
19R
V
DDQR
V
DD
NC
A
14L
A
10L
BE
3L
CE
1L
V
SS
R /
W
L
A 6
L
A
2L
V
DD
I / O
16R
I / O
15L
V
SS
I / O
22L
V
SS
I / O
21L
I / O
20L
A
15L
A
11 L
A
7L
BE
0L
V
DD
OE
L
NC
A
3
L
V
DD
I / O
17R
V
DDQL
I / O
14L
I / O
14R
I / O
23L
I / O
22R
V
DDQR
I / O
21R
I / O
12L
I / O
13R
V
SS
I / O
13L
V
DDQL
I / O
23R
I / O
24L
V
SS
V
SS
I / O
12R
I / O
11L
V
DDQR
I / O
26L
V
SS
I / O
25L
I / O
24R
I / O
9 L
V
DDQL
I / O
10L
I / O
11R
V
DD
I / O
26R
V
DDQR
I / O
25R
70V658BF
BF-208
(5)
208球引脚fpBGA
顶视图
(6)
V
DD
I / O
9R
V
SS
I / O
10R
V
DDQL
V
DD
V
SS
V
SS
V
SS
V
DD
V
SS
V
DDQR
I / O
28R
V
SS
I / O
27R
V
SS
I / O
7R
V
DDQL
I/O8R
V
SS
I / O
29R
I / O
28L
V
DDQR
I / O
27L
I / O
6R
I / O
7L
V
SS
I / O
8 L
V
DDQL
I / O
29L
I / O
30R
V
SS
V
SS
I / O
6L
I / O
5R
V
DDQR
I / O
31L
V
SS
I / O
31R
I / O
30L
I / O
3R
V
DDQL
I / O
4R
I / O
5L
I / O
32R
I / O
32L
V
DDQR
I / O
35R
TRST
NC
A
12R
A
8R
BE
1R
V
DD
SEM
R
INT
R
A
4R
I / O
2L
I / O
3L
V
SS
I / O
4L
V
SS
I / O
33L
I / O
34R
TCK
NC
A
13R
A
9R
BE
2R
CE
0
R
V
SS
忙
R
A
5R
A
1R
V
SS
V
DDQL
I / O
1R
V
DDQR
I / O
33R
I / O
34L
V
DDQL
TMS
NC
A
14R
A
10R
BE
3R
CE
1R
V
SS
读/写
R
A
6R
A
2R
V
SS
I / O
0R
V
SS
I / O
2 R
V
SS
I / O
35L
V
DD
NC
A
15R
A
11R
A
7R
BE
0R
V
DD
OE
R
M / S
A
3R
A
0R
V
DD
选择
R
I / O
0L
I / O
1 L
5613 TBL 02B
注意事项：
1.所有V
DD
引脚必须连接到3.3V电源。
2.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
IH
（ 3.3V ）和2.5V如果OPT引脚的端口
设定为V
IL
(0V)
3.所有V
SS
引脚必须接地。
4.包体约为仅为15mm×仅为15mm× 1.4毫米，具有0.8mm焊球间距。
5.这个包的代码来引用该包图。
6.本文并不表示实际的部分标记的方向。
2
IDT70V658S
高速3.3V 64K ×36异步双端口静态RAM
初步
工业和商业温度范围
销刀豆网络gurations
(1,2,3,4)
（续）
V
SS
V
DDQR
I / O
18R
I / O
18L
V
SS
V
DD
TDI
TDO
NC
NC
NC
NC
A
15L
A
14L
A
13L
A
12L
A
11L
A
10L
A
9L
A
8L
A
7L
BE
3L
BE
2L
BE
1L
BE
0L
CE
1L
CE
0L
V
DD
V
DD
V
SS
V
SS
SEM
L
OE
L
读/写
L
忙
L
INT
L
NC
A
6L
A
5L
A
4L
A
3L
A
2L
A
1L
A
0L
V
DD
V
DD
V
SS
选择
L
I / O
17L
I / O
17R
V
DDQR
V
SS
208
207
206
205
204
203
202
201
200
199
198
197
196
195
194
193
192
191
190
189
188
187
186
185
184
183
182
181
180
179
178
177
176
175
174
173
172
171
170
169
168
167
166
165
164
163
162
161
160
159
158
157
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
I / O
19L
I / O
19R
I / O
20L
I / O
20R
V
DDQL
V
SS
I / O
21L
I / O
21R
I / O
22L
I / O
22R
V
DDQR
V
SS
I / O
23L
I / O
23R
I / O
24L
I / O
24R
V
DDQL
V
SS
I / O
25L
I / O
25R
I / O
26L
I / O
26R
V
DDQR
V
SS
V
DD
V
DD
V
SS
V
SS
V
DDQL
V
SS
I / O
27R
I / O
27L
I / O
28R
I / O
28L
V
DDQR
V
SS
I / O
29R
I / O
29L
I / O
30R
I / O
30L
V
DDQL
V
SS
I / O
31R
I / O
31L
I / O
32R
I / O
32L
V
DDQR
V
SS
I / O
33R
I / O
33L
I / O
34R
I / O
34L
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
70V658DR
DR-208
(5)
208引脚PQFP
顶视图
(6)
156
155
154
153
152
151
150
149
148
147
146
145
144
143
142
141
140
139
138
137
136
135
134
133
132
131
130
129
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
I / O
16L
I / O
16R
I / O
15L
I / O
15R
V
SS
V
DDQL
I / O
14L
I / O
14R
I / O
13L
I / O
13R
V
SSQR
V
DDQR
I / O
12L
I / O
12R
I / O
11L
I / O
11R
V
SS
V
DDQL
I / O
10L
I / O
10R
I / O
9L
I / O
9R
V
SS
V
DDQR
V
DD
V
DD
V
SS
V
SS
V
SS
V
DDQL
I / O
8R
I / O
8L
I / O
7R
I / O
7L
V
SS
V
DDQR
I / O
6R
I / O
6L
I / O
5R
I / O
5L
V
SS
V
DDQL
I / O
4R
I / O
4L
I / O
3R
I / O
3L
V
SS
V
DDQR
I / O
2R
I / O
2L
I / O
1R
I / O
1L
5613 DRW 02A
注意事项：
1.所有V
DD
引脚必须连接到3.3V电源。
2.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
IH
（ 3.3V ）和2.5V如果OPT引脚的端口
设定为V
IL
(0V)
3.所有V
SS
引脚必须接地。
4.包体约为28毫米X 28毫米X 3.5毫米。
5.这个包的代码来引用该包图。
6.本文并不表示实际的部分标记的方向。
V
SS
V
DDQL
I / O
35R
I / O
35L
V
DD
TMS
TCK
TRST
NC
NC
NC
NC
A
15R
A
14R
A
13R
A
12R
A
11R
A
10R
A
9R
A
8R
A
7R
BE
3R
BE
2R
BE
1R
BE
0R
CE
1R
CE
0R
V
DD
V
DD
V
SS
V
SS
SEM
R
OE
R
读/写
R
忙
R
INT
R
M / S
A
6R
A
5R
A
4R
A
3R
A
2R
A
1R
A
0R
V
DD
V
SS
V
SS
选择
R
I / O
0L
I / O
0R
V
DDQL
V
SS
3
IDT70V658S
高速3.3V 64K ×36异步双端口静态RAM
初步
工业和商业温度范围
引脚配置
(1,2,3,4)
（续）
70V658BC
BC-256
(5)
256引脚BGA
顶视图
(6)
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
NC
B1
TDI
B2
NC
B3
NC
B4
A
14L
B5
A
11L
B6
A
8L
B7
BE
2L
B8
CE
1L
B9
OE
L
B10
INT
L
B11
A
5L
B12
A
2L
B13
A
0L
B14
NC
B15
NC
B16
I / O
18L
C1
NC
C2
TDO
C3
NC
C4
A
15L
C5
A
12L
C6
A
9L
C7
BE
3L
C8
CE
0L
读/写
L
C9
C10
NC
C11
A
4L
C12
A
1L
C13
NC
C14
I / O
17L
C15
NC
C16
I / O
18R
I / O
19L
D1
D2
V
SS
D3
NC
D4
A
13L
D5
A
10L
D6
A
7L
D7
BE
1L
D8
BE
0L
SEM
L
忙
L
D9
D10
D11
A
6L
D12
A
3L
D13
选择
L
I / O
17R
I / O
16L
D14
D15
D16
I / O
20R
I / O
19R
I / O
20L
E1
E2
E3
V
DD
E4
V
DDQL
V
DDQL
V
DDQR
V
DDQR
V
DDQL
V
DDQL
V
DDQR
V
DDQR
V
DD
I / O
15R
I / O
15L
I / O
16R
E5
E6
E7
E8
E9
E10
E11
E12
E13
E14
E15
E16
I / O
21R
I / O
21L
I / O
22L
V
DDQL
F1
F2
F3
F4
V
DD
F5
V
DD
F6
V
SS
F7
V
SS
F8
V
SS
F9
V
SS
F10
V
DD
F11
V
DD
V
DDQR
I / O
13L
I / O
14L
I / O
14R
F12
F13
F14
F15
F16
I / O
23L
I / O
22R
I / O
23R
V
DDQL
G1
G2
G3
G4
V
DD
G5
V
SS
G6
V
SS
G7
V
SS
G8
V
SS
G9
V
SS
G10
V
SS
G11
V
DD
V
DDQR
I / O
12R
I / O
13R
I / O
12L
G12
G13
G14
G15
G16
I / O
24R
I / O
24L
I / O
25L
V
DDQR
H1
H2
H3
H4
V
SS
H5
V
SS
H6
V
SS
H7
V
SS
H8
V
SS
H9
V
SS
H10
V
SS
H11
V
SS
H12
V
DDQL
I / O
10L
I / O
11L
I / O
11R
H13
H14
H15
H16
I / O
26L
I / O
25R
J1
J2
I / O
26R
V
DDQR
V
SS
J3
J4
J5
V
SS
J6
V
SS
J7
V
SS
J8
V
SS
J9
V
SS
J10
V
SS
J11
V
SS
J12
V
DDQL
I / O
9R
J13
J14
IO
9L
I / O
10R
J15
J16
I / O
27L
I / O
28R
I / O
27R
V
DDQL
K1
K2
K3
K4
V
SS
K5
V
SS
K6
V
SS
K7
V
SS
K8
V
SS
K9
V
SS
K10
V
SS
K11
V
SS
K12
V
DDQR
I / O
8R
I / O
7R
K13
K14
K15
I / O
8L
K16
I / O
29R
I / O
29L
I / O
28L
V
DDQL
L1
L2
L3
L4
V
SS
L5
V
SS
L6
V
SS
L7
V
SS
L8
V
SS
L9
V
SS
L10
V
SS
L11
V
SS
L12
V
DDQR
I / O
6R
L13
L14
I / O
6L
L15
I / O
7L
L16
I / O
30L
I / O
31R
I / O
30R
V
DDQR
M1
M2
M3
M4
V
DD
M5
V
SS
M6
V
SS
M7
V
SS
M8
V
SS
M9
V
SS
M10
V
SS
M11
V
DD
M12
V
DDQL
I / O
5L
M13
M14
I / O
4R
I / O
5R
M15
M16
I / O
32R
I / O
32L
I / O
31L
V
DDQR
N1
N2
N3
N4
V
DD
N5
V
DD
N6
V
SS
N7
V
SS
N8
V
SS
N9
V
SS
N10
V
DD
N11
V
DD
N12
V
DDQL
I / O
3R
N13
N14
I / O
3L
N15
I / O
4L
N16
I / O
33L
I / O
34R
I / O
33R
P1
P2
P3
V
DD
P4
V
DDQR
V
DDQR
V
DDQL
V
DDQL
V
DDQR
V
DDQR
V
DDQL
V
DDQL
P5
P6
P7
P8
P9
P10
P11
P12
V
DD
P13
I / O
2L
P14
I / O
1R
I / O
2R
P15
P16
I / O
35R
I / O
34L
TMS
R1
R2
R3
NC
R4
A
13R
R5
A
10R
R6
A
7R
R7
BE
1R
BE
0R
SEM
R
忙
R
R8
R9
R10
R11
A
6R
R12
A
3R
R13
I / O
0L
I / O
0R
R14
R15
I / O
1L
R16
I / O
35L
T1
NC
T2
TRST
T3
NC
T4
A
15R
T5
A
12R
T6
A
9R
T7
BE
3R
CE
0R
读/写
R
T8
T9
T10
M / S
T11
A
4R
T12
A
1R
T13
选择
R
T14
NC
T15
NC
T16
,
NC
TCK
NC
NC
A
14R
A
11R
A
8R
BE
2R
CE
1R
OE
R
INT
R
A
5R
A
2R
A
0R
NC
NC
5613 DRW 02C
注意事项：
1.所有V
DD
引脚必须连接到3.3V电源。
2.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
IH
（ 3.3V ）和2.5V如果OPT引脚的端口
设定为V
IL
(0V).
3.所有V
SS
引脚必须连接到接地电源。
4.包体约为17毫米x17毫米X 1.4毫米，用1.0毫米间距。
5.这个包的代码来引用该包图。
6.本文并不表示实际的部分标记的方向。
,
4
IDT70V658S
高速3.3V 64K ×36异步双端口静态RAM
初步
工业和商业温度范围
引脚名称
左侧端口
CE
0L
,
CE
1L
读/写
L
OE
L
A
0L
- A
15L
I / O
0L
- I / O
35L
SEM
L
INT
L
忙
L
BE
0L
-
BE
3L
V
DDQL
选择
L
M / S
V
DD
V
SS
TDI
TDO
TCK
TMS
TRST
正确的端口
CE
0R
,
CE
1R
读/写
R
OE
R
A
0R
- A
15R
I / O
0R
- I / O
35R
SEM
R
INT
R
忙
R
BE
0R
-
BE
3R
V
DDQR
选择
R
芯片使
读/写使能
OUTPUT ENABLE
地址
数据输入/输出
信号灯启用
中断标志
忙标志
字节允许（ 9位字节）
电源（ I / O总线） （ 3.3V或2.5V ）
(1)
选项用于选择V
DDQX
(1,2)
主机或从机选择
电源（ 3.3V ）
(1)
地（ 0V ）
测试数据输入
测试数据输出
测试逻辑时钟（ 10MHz时）
测试模式选择
复位（初始化TAP控制器）
5613 TBL 01
名字
注意事项：
1. V
DD
， OPT
X
和V
DDQX
必须先设置为合适的工作水平
将输入的I / O
X
.
2. OPT
X
选择工作电压电平为在该端口上的输入/输出和控制。
如果OPT
X
设置为VIH （ 3.3V ） ，那么该端口的I / O和控制将工作在3.3V
水平和V
DDQX
必须在3.3V供电。如果OPT
X
被设置为VIL （0V ），则该
端口的I / O和控制将在2.5V的水平和V操作
DDQX
必须提供
在2.5V 。在OPT管脚是相互独立的另一个，两个端口可以操作
在3.3V的水平，既可以在2.5V电平工作，或一方可工作在3.3V
与其他在2.5V 。
5
高速3.3V 64K ×36
异步双端口
静态RAM
特点
真正的双端口存储器单元，可同步
相同的内存位置的访问
高速存取
- 商用10/ 12 / 15ns的（最大）
- 工业： 12 / 15ns的（最大）
双芯片能够允许深度扩展，而不
外部逻辑
IDT70V658轻松扩展数据总线宽度为72位或
更多使用主/从选择当级联多
一个以上的设备
M / S = V
IH
为
忙
输出标志法师，
M / S = V
IL
为
忙
输入从机上
忙碌而中断标志
片上的端口仲裁逻辑
x
x
x
初步
IDT70V658S
x
x
x
x
x
x
x
x
x
x
x
x
全片上硬件支持信号量的信号
端口之间
从任何一个端口完全异步操作
对于复用总线和总线独立控制字节
匹配的兼容性
支持JTAG功能符合IEEE 1149.1
LVTTL兼容，单3.3V （ ± 150mV的）电源
对于核心
LVTTL兼容，可选择的3.3V （ ± 150mV的） /2.5V （ ± 100mV的）
每个端口上的电源为I / O和控制信号
可提供208引脚塑料四方扁平封装， 208球精
间距球栅阵列，以及256球的球栅阵列
工业级温度范围（ ？ 40 ° C至+ 85°C ），可
对于选定的速度
功能框图
BE
3L
BE
2L
BE
3 R
BE
2 R
BE
1R
BE
0R
R/
W
R
B
E
0
L
B
E
1
L
B
E
2
L
B
E
3
L
B
E
3
R
BB
EE
2 1
RR
B
E
0
R
BE
1 L
BE
0L
R/
W
L
CE
0 L
CE1 L
CE
0 R
CE1R
OE
L
OE
R
Dout0-8_L
Dout9-17_L
Dout18-26_L
Dout27-35_L
Dout0-8_R
Dout9-17_R
Dout18-26_R
Dout27-35_R
64K ×36
内存
ARRAY
I / O - I / O
0L
35L
迪N_L
迪n_R
I / O - I / O
0R
35R
A15 L
A0 L
地址
解码器
ADDR_L
ADDR_R
地址
解码器
A
15R
A
0R
CE
0 L
CE1L
OE
L
R / WL
仲裁
打断
SEMAPHORE
逻辑
CE
0 R
CE1R
OE
R
R / WR
忙
R
忙
L
SEM
L
INT
L
M / S
SEM
R
INT
R
TDI
TDO
JTAG
TMS
TCK
TRST
5613 DRW 01
注意事项：
1.
忙
是输入为从机（M / S = V
IL
），并且当它是一个主站（ M / S = V输出
IH
).
2.
忙
和
INT
都是非三态图腾柱输出（推挽式） 。
2001年6月
DSC-5613/3
1
2001集成设备技术有限公司
IDT70V658S
高速3.3V 64K ×36异步双端口静态RAM
初步
工业和商业温度范围
描述
该IDT70V658是一个高速64K ×36异步双端口
静态RAM 。该IDT70V658被设计为用作一个独立的
2304K位的双端口RAM或作为一个组合主/从双核
端口RAM ，72位或更多的字系统。采用IDT MASTER /
在72位或更广泛的存储系统SLAVE双口RAM的方法
应用结果在全速无错操作，而不需要
额外的分立逻辑。
该器件提供了独立控制两个独立的端口，
地址和I / O引脚，允许自主，异步访问
读或写操作的任何位置在存储器中。自动断电
功能由芯片控制的实现（不管是
CE
0
或CE
1
）许可证
芯片上的电路，每个端口的输入非常低的待机功耗模式。
在70V658可以支持3.3V或2.5V的工作电压
在一个或两个端口，由OPT管脚控制。对于电源
该装置的核心（Ⅴ
DD
）保持在3.3V 。
销刀豆网络gurations
(1,2,3,4)
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
I / O
19L
2
I / O
18L
3
V
SS
4
TDO
5
NC
6
NC
7
A
12L
8
A
8L
9
BE
1L
10 11
V
DD
SEML
12
INT
L
13 14
A4
L
A
0L
15
选择
L
16 17
I / O
17L
V
SS
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
I / O
20R
V
SS
I / O
18R
TDI
NC
A
13L
A
9L
BE
2L
CE
0L
V
SS
忙
L
A5
L
A
1L
V
SS
V
DDQR
I / O16L I / O
15R
V
DDQL
I / O
19R
V
DDQR
V
DD
NC
A
14L
A
10L
BE
3L
CE
1L
V
SS
R /
W
L
A 6
L
A
2L
V
DD
I / O
16R
I / O
15L
V
SS
I / O
22L
V
SS
I / O
21L
I / O
20L
A
15L
A
11 L
A
7L
BE
0L
V
DD
OE
L
NC
A
3
L
V
DD
I / O
17R
V
DDQL
I / O
14L
I / O
14R
I / O
23L
I / O
22R
V
DDQR
I / O
21R
I / O
12L
I / O
13R
V
SS
I / O
13L
V
DDQL
I / O
23R
I / O
24L
V
SS
V
SS
I / O
12R
I / O
11L
V
DDQR
I / O
26L
V
SS
I / O
25L
I / O
24R
I / O
9 L
V
DDQL
I / O
10L
I / O
11R
V
DD
I / O
26R
V
DDQR
I / O
25R
70V658BF
BF-208
(5)
208球引脚fpBGA
顶视图
(6)
V
DD
I / O
9R
V
SS
I / O
10R
V
DDQL
V
DD
V
SS
V
SS
V
SS
V
DD
V
SS
V
DDQR
I / O
28R
V
SS
I / O
27R
V
SS
I / O
7R
V
DDQL
I/O8R
V
SS
I / O
29R
I / O
28L
V
DDQR
I / O
27L
I / O
6R
I / O
7L
V
SS
I / O
8 L
V
DDQL
I / O
29L
I / O
30R
V
SS
V
SS
I / O
6L
I / O
5R
V
DDQR
I / O
31L
V
SS
I / O
31R
I / O
30L
I / O
3R
V
DDQL
I / O
4R
I / O
5L
I / O
32R
I / O
32L
V
DDQR
I / O
35R
TRST
NC
A
12R
A
8R
BE
1R
V
DD
SEM
R
INT
R
A
4R
I / O
2L
I / O
3L
V
SS
I / O
4L
V
SS
I / O
33L
I / O
34R
TCK
NC
A
13R
A
9R
BE
2R
CE
0
R
V
SS
忙
R
A
5R
A
1R
V
SS
V
DDQL
I / O
1R
V
DDQR
I / O
33R
I / O
34L
V
DDQL
TMS
NC
A
14R
A
10R
BE
3R
CE
1R
V
SS
读/写
R
A
6R
A
2R
V
SS
I / O
0R
V
SS
I / O
2 R
V
SS
I / O
35L
V
DD
NC
A
15R
A
11R
A
7R
BE
0R
V
DD
OE
R
M / S
A
3R
A
0R
V
DD
选择
R
I / O
0L
I / O
1 L
5613 TBL 02B
注意事项：
1.所有V
DD
引脚必须连接到3.3V电源。
2.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
IH
（ 3.3V ）和2.5V如果OPT引脚的端口
设定为V
IL
(0V)
3.所有V
SS
引脚必须接地。
4.包体约为仅为15mm×仅为15mm× 1.4毫米，具有0.8mm焊球间距。
5.这个包的代码来引用该包图。
6.本文并不表示实际的部分标记的方向。
2
IDT70V658S
高速3.3V 64K ×36异步双端口静态RAM
初步
工业和商业温度范围
销刀豆网络gurations
(1,2,3,4)
（续）
V
SS
V
DDQR
I / O
18R
I / O
18L
V
SS
V
DD
TDI
TDO
NC
NC
NC
NC
A
15L
A
14L
A
13L
A
12L
A
11L
A
10L
A
9L
A
8L
A
7L
BE
3L
BE
2L
BE
1L
BE
0L
CE
1L
CE
0L
V
DD
V
DD
V
SS
V
SS
SEM
L
OE
L
读/写
L
忙
L
INT
L
NC
A
6L
A
5L
A
4L
A
3L
A
2L
A
1L
A
0L
V
DD
V
DD
V
SS
选择
L
I / O
17L
I / O
17R
V
DDQR
V
SS
208
207
206
205
204
203
202
201
200
199
198
197
196
195
194
193
192
191
190
189
188
187
186
185
184
183
182
181
180
179
178
177
176
175
174
173
172
171
170
169
168
167
166
165
164
163
162
161
160
159
158
157
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
I / O
19L
I / O
19R
I / O
20L
I / O
20R
V
DDQL
V
SS
I / O
21L
I / O
21R
I / O
22L
I / O
22R
V
DDQR
V
SS
I / O
23L
I / O
23R
I / O
24L
I / O
24R
V
DDQL
V
SS
I / O
25L
I / O
25R
I / O
26L
I / O
26R
V
DDQR
V
SS
V
DD
V
DD
V
SS
V
SS
V
DDQL
V
SS
I / O
27R
I / O
27L
I / O
28R
I / O
28L
V
DDQR
V
SS
I / O
29R
I / O
29L
I / O
30R
I / O
30L
V
DDQL
V
SS
I / O
31R
I / O
31L
I / O
32R
I / O
32L
V
DDQR
V
SS
I / O
33R
I / O
33L
I / O
34R
I / O
34L
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
70V658DR
DR-208
(5)
208引脚PQFP
顶视图
(6)
156
155
154
153
152
151
150
149
148
147
146
145
144
143
142
141
140
139
138
137
136
135
134
133
132
131
130
129
128
127
126
125
124
123
122
121
120
119
118
117
116
115
114
113
112
111
110
109
108
107
106
105
I / O
16L
I / O
16R
I / O
15L
I / O
15R
V
SS
V
DDQL
I / O
14L
I / O
14R
I / O
13L
I / O
13R
V
SSQR
V
DDQR
I / O
12L
I / O
12R
I / O
11L
I / O
11R
V
SS
V
DDQL
I / O
10L
I / O
10R
I / O
9L
I / O
9R
V
SS
V
DDQR
V
DD
V
DD
V
SS
V
SS
V
SS
V
DDQL
I / O
8R
I / O
8L
I / O
7R
I / O
7L
V
SS
V
DDQR
I / O
6R
I / O
6L
I / O
5R
I / O
5L
V
SS
V
DDQL
I / O
4R
I / O
4L
I / O
3R
I / O
3L
V
SS
V
DDQR
I / O
2R
I / O
2L
I / O
1R
I / O
1L
5613 DRW 02A
注意事项：
1.所有V
DD
引脚必须连接到3.3V电源。
2.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
IH
（ 3.3V ）和2.5V如果OPT引脚的端口
设定为V
IL
(0V)
3.所有V
SS
引脚必须接地。
4.包体约为28毫米X 28毫米X 3.5毫米。
5.这个包的代码来引用该包图。
6.本文并不表示实际的部分标记的方向。
V
SS
V
DDQL
I / O
35R
I / O
35L
V
DD
TMS
TCK
TRST
NC
NC
NC
NC
A
15R
A
14R
A
13R
A
12R
A
11R
A
10R
A
9R
A
8R
A
7R
BE
3R
BE
2R
BE
1R
BE
0R
CE
1R
CE
0R
V
DD
V
DD
V
SS
V
SS
SEM
R
OE
R
读/写
R
忙
R
INT
R
M / S
A
6R
A
5R
A
4R
A
3R
A
2R
A
1R
A
0R
V
DD
V
SS
V
SS
选择
R
I / O
0L
I / O
0R
V
DDQL
V
SS
3
IDT70V658S
高速3.3V 64K ×36异步双端口静态RAM
初步
工业和商业温度范围
引脚配置
(1,2,3,4)
（续）
70V658BC
BC-256
(5)
256引脚BGA
顶视图
(6)
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
NC
B1
TDI
B2
NC
B3
NC
B4
A
14L
B5
A
11L
B6
A
8L
B7
BE
2L
B8
CE
1L
B9
OE
L
B10
INT
L
B11
A
5L
B12
A
2L
B13
A
0L
B14
NC
B15
NC
B16
I / O
18L
C1
NC
C2
TDO
C3
NC
C4
A
15L
C5
A
12L
C6
A
9L
C7
BE
3L
C8
CE
0L
读/写
L
C9
C10
NC
C11
A
4L
C12
A
1L
C13
NC
C14
I / O
17L
C15
NC
C16
I / O
18R
I / O
19L
D1
D2
V
SS
D3
NC
D4
A
13L
D5
A
10L
D6
A
7L
D7
BE
1L
D8
BE
0L
SEM
L
忙
L
D9
D10
D11
A
6L
D12
A
3L
D13
选择
L
I / O
17R
I / O
16L
D14
D15
D16
I / O
20R
I / O
19R
I / O
20L
E1
E2
E3
V
DD
E4
V
DDQL
V
DDQL
V
DDQR
V
DDQR
V
DDQL
V
DDQL
V
DDQR
V
DDQR
V
DD
I / O
15R
I / O
15L
I / O
16R
E5
E6
E7
E8
E9
E10
E11
E12
E13
E14
E15
E16
I / O
21R
I / O
21L
I / O
22L
V
DDQL
F1
F2
F3
F4
V
DD
F5
V
DD
F6
V
SS
F7
V
SS
F8
V
SS
F9
V
SS
F10
V
DD
F11
V
DD
V
DDQR
I / O
13L
I / O
14L
I / O
14R
F12
F13
F14
F15
F16
I / O
23L
I / O
22R
I / O
23R
V
DDQL
G1
G2
G3
G4
V
DD
G5
V
SS
G6
V
SS
G7
V
SS
G8
V
SS
G9
V
SS
G10
V
SS
G11
V
DD
V
DDQR
I / O
12R
I / O
13R
I / O
12L
G12
G13
G14
G15
G16
I / O
24R
I / O
24L
I / O
25L
V
DDQR
H1
H2
H3
H4
V
SS
H5
V
SS
H6
V
SS
H7
V
SS
H8
V
SS
H9
V
SS
H10
V
SS
H11
V
SS
H12
V
DDQL
I / O
10L
I / O
11L
I / O
11R
H13
H14
H15
H16
I / O
26L
I / O
25R
J1
J2
I / O
26R
V
DDQR
V
SS
J3
J4
J5
V
SS
J6
V
SS
J7
V
SS
J8
V
SS
J9
V
SS
J10
V
SS
J11
V
SS
J12
V
DDQL
I / O
9R
J13
J14
IO
9L
I / O
10R
J15
J16
I / O
27L
I / O
28R
I / O
27R
V
DDQL
K1
K2
K3
K4
V
SS
K5
V
SS
K6
V
SS
K7
V
SS
K8
V
SS
K9
V
SS
K10
V
SS
K11
V
SS
K12
V
DDQR
I / O
8R
I / O
7R
K13
K14
K15
I / O
8L
K16
I / O
29R
I / O
29L
I / O
28L
V
DDQL
L1
L2
L3
L4
V
SS
L5
V
SS
L6
V
SS
L7
V
SS
L8
V
SS
L9
V
SS
L10
V
SS
L11
V
SS
L12
V
DDQR
I / O
6R
L13
L14
I / O
6L
L15
I / O
7L
L16
I / O
30L
I / O
31R
I / O
30R
V
DDQR
M1
M2
M3
M4
V
DD
M5
V
SS
M6
V
SS
M7
V
SS
M8
V
SS
M9
V
SS
M10
V
SS
M11
V
DD
M12
V
DDQL
I / O
5L
M13
M14
I / O
4R
I / O
5R
M15
M16
I / O
32R
I / O
32L
I / O
31L
V
DDQR
N1
N2
N3
N4
V
DD
N5
V
DD
N6
V
SS
N7
V
SS
N8
V
SS
N9
V
SS
N10
V
DD
N11
V
DD
N12
V
DDQL
I / O
3R
N13
N14
I / O
3L
N15
I / O
4L
N16
I / O
33L
I / O
34R
I / O
33R
P1
P2
P3
V
DD
P4
V
DDQR
V
DDQR
V
DDQL
V
DDQL
V
DDQR
V
DDQR
V
DDQL
V
DDQL
P5
P6
P7
P8
P9
P10
P11
P12
V
DD
P13
I / O
2L
P14
I / O
1R
I / O
2R
P15
P16
I / O
35R
I / O
34L
TMS
R1
R2
R3
NC
R4
A
13R
R5
A
10R
R6
A
7R
R7
BE
1R
BE
0R
SEM
R
忙
R
R8
R9
R10
R11
A
6R
R12
A
3R
R13
I / O
0L
I / O
0R
R14
R15
I / O
1L
R16
I / O
35L
T1
NC
T2
TRST
T3
NC
T4
A
15R
T5
A
12R
T6
A
9R
T7
BE
3R
CE
0R
读/写
R
T8
T9
T10
M / S
T11
A
4R
T12
A
1R
T13
选择
R
T14
NC
T15
NC
T16
,
NC
TCK
NC
NC
A
14R
A
11R
A
8R
BE
2R
CE
1R
OE
R
INT
R
A
5R
A
2R
A
0R
NC
NC
5613 DRW 02C
注意事项：
1.所有V
DD
引脚必须连接到3.3V电源。
2.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
IH
（ 3.3V ）和2.5V如果OPT引脚的端口
设定为V
IL
(0V).
3.所有V
SS
引脚必须连接到接地电源。
4.包体约为17毫米x17毫米X 1.4毫米，用1.0毫米间距。
5.这个包的代码来引用该包图。
6.本文并不表示实际的部分标记的方向。
,
4
IDT70V658S
高速3.3V 64K ×36异步双端口静态RAM
初步
工业和商业温度范围
引脚名称
左侧端口
CE
0L
,
CE
1L
读/写
L
OE
L
A
0L
- A
15L
I / O
0L
- I / O
35L
SEM
L
INT
L
忙
L
BE
0L
-
BE
3L
V
DDQL
选择
L
M / S
V
DD
V
SS
TDI
TDO
TCK
TMS
TRST
正确的端口
CE
0R
,
CE
1R
读/写
R
OE
R
A
0R
- A
15R
I / O
0R
- I / O
35R
SEM
R
INT
R
忙
R
BE
0R
-
BE
3R
V
DDQR
选择
R
芯片使
读/写使能
OUTPUT ENABLE
地址
数据输入/输出
信号灯启用
中断标志
忙标志
字节允许（ 9位字节）
电源（ I / O总线） （ 3.3V或2.5V ）
(1)
选项用于选择V
DDQX
(1,2)
主机或从机选择
电源（ 3.3V ）
(1)
地（ 0V ）
测试数据输入
测试数据输出
测试逻辑时钟（ 10MHz时）
测试模式选择
复位（初始化TAP控制器）
5613 TBL 01
名字
注意事项：
1. V
DD
， OPT
X
和V
DDQX
必须先设置为合适的工作水平
将输入的I / O
X
.
2. OPT
X
选择工作电压电平为在该端口上的输入/输出和控制。
如果OPT
X
设置为VIH （ 3.3V ） ，那么该端口的I / O和控制将工作在3.3V
水平和V
DDQX
必须在3.3V供电。如果OPT
X
被设置为VIL （0V ），则该
端口的I / O和控制将在2.5V的水平和V操作
DDQX
必须提供
在2.5V 。在OPT管脚是相互独立的另一个，两个端口可以操作
在3.3V的水平，既可以在2.5V电平工作，或一方可工作在3.3V
与其他在2.5V 。
5
QQ：2880707522 复制
