产品特点：
◆
◆
高速2.5V
先进
256 / 128K X 72
IDT70T3719/99M
同步
双口静态RAM
3.3V或2.5V接口
- 1.7ns设置时钟和0.5ns的持有所有控制，数据和
地址输入@ 166MHz的
- 数据输入，地址，字节使能和控制寄存器
对于复用总线和总线独立控制字节
匹配的兼容性
双循环取消（ DCD）的流水线输出模式
核心2.5V （ ± 100mV的）电源
LVTTL兼容，可选择的3.3V （ ± 150mV的）或2.5V
（ ± 100mV的）的I / O和控制信号的电源
每个端口
工业级温度范围（-40 ° C至+ 85°C ）是
可在133MHz的
可在一个324引脚的绿球栅阵列（ BGA ）
包括JTAG功能
◆
◆
◆
◆
◆
真正的双端口存储器单元，可同步
相同的内存位置的访问
高速数据存取
- 商业： 3.6ns （ 166MHz的） /
4.2ns （ 133MHz的） （最大）
- 工业： 4.2ns （ 133MHz的） （最大）
可选流水线或流通输出模式
计数器使能和重复功能
双芯片能够允许深度扩展，而不
附加逻辑
中断和碰撞检测标志
在两个端口全同步操作
- 6ns的周期时间， 166MHz的运行（ 23.9Gbps带宽）
- 快速3.6ns的时钟到数据输出
- 自定时写允许快速循环时间
◆
◆
◆
◆
◆
◆
◆
功能框图
BE
7L
BE
7R
BE
0L
BE
0R
FT /管
L
1/0
0a 1a
a
0h 1h
h
1h 0h
h
1a 0a
a
1/0
FT /管
R
读/写
L
读/写
R
CE
0L
CE
1L
1
0
1/0
B
W
0
L
B
W
7
L
B
W
7
R
B
W
0
R
1
0
1/0
CE
0R
CE
1R
OE
L
OE
R
D
OUT
0-8_L
D
OUT
9-17_L
D
UT
18-26_L
D
OUT
27-35_L
D
OUT
36-44_L
D
OUT
45-53_L
D
OUT
54-62_L
D
OUT
63-72_L
1h 0h
1a 0a
a
h
D
OUT
0-8_R
D
OUT
9-17_R
D
OUT
18-26_R
D
OUT
27-35_R
D
OUT
36-44_R
D
OUT
45-53_R
D
OUT
54-62_R
D
OUT
63-72_R
0a 1a
h
a
0h 1h
0/1
,
FT /管
R
FT /管
L
0/1
256 / 128K X 72
内存
ARRAY
BYTE 0
I / O
0L
- I / O
71L
7字节
D
IN
_L
D
IN
_R
7字节
BYTE 0
I / O
0R
- I / O
71R
CLK
L
A
17L
(1)
A
0L
重复
L
ADS
L
CNTEN
L
A
17R
(1)
CLK
R
,
计数器/
地址
注册。
ADDR_L
ADDR_R
计数器/
地址
注册。
A
0
R
重复
R
ADS
R
CNTEN
R
CE
0L
CE
1L
读/写
L
COL
L
INT
L
ZZ
L
(2)
打断
碰撞
发现
逻辑
CE
0R
CE
1R
读/写
R
COL
R
INT
R
TDI
JTAG
TDO
TCK
TMS
TRST
注意事项：
1.地址
17
是NC的IDT70T3799 。
2.睡眠模式引脚关断所有动态输入，除了JTAG输入，当断言。所有静态输入，即PL / FTX和OPTx作为
而在睡眠模式下，不影响睡眠模式引脚上（ ZZx ） 。
ZZ
控制
逻辑
ZZ
R
(2)
5687 DRW 01
2005年6月
DSC一分之五千六百八十七
1
2005集成设备技术有限公司
IDT70T3719/99M
高速2.5V 256 / 128K X 72双端口同步静态RAM
先进
工业和商业温度范围
描述：
该IDT70T3719 / 99M的高速256K / 128K X 72位同步的
知性双口RAM 。存储器阵列采用双端口存储器单元
允许任何地址从两个端口同时访问。对注册
控制，数据和地址输入端提供最小的建立和保持时间。
通过这种方法所提供的时间纬度允许对系统进行
设计有非常短的周期时间。与输入数据寄存器，该
IDT70T3719 / 99M已优化为unidirec-应用
tional或双向数据流突发。自动断电功能，
通过控制
CE
0
和CE
1,
允许芯片上的电路，每个端口对
进入一个极低的待机功耗模式。
该70T3719 / 99M可以支持3.3V的工作电压
或2.5V上的一个或两个端口，可控的OPT引脚。电源
供应该装置的核心（Ⅴ
DD
）为2.5V 。
6.42
2
IDT70T3719/99M
高速2.5V 256 / 128K X 72双端口同步静态RAM
先进
工业和商业温度范围
引脚配置
(2,3,4,5)
70T3719/99M
BBG-324
(6)
324引脚BGA
顶视图
(7)
06/27/05
1
I / O
39R
I / O
39L
I / O
40R
I / O
40L
I / O
47R
I / O
47L
I / O
48R
I / O
48L
I / O
55R
I / O
55L
I / O
56R
I / O
56L
I / O
63R
I / O
63L
I / O
64R
I / O
64L
I / O
71R
I / O
71L
1
2
I / O
38R
I / O
38L
I / O
41R
I / O
41L
I / O
46R
I / O
46L
I / O
49R
I / O
49L
I / O
54R
I / O
54L
I / O
57R
I / O
57L
I / O
62R
I / O
62L
I / O
65R
I / O
65L
I / O
70R
I / O
70L
2
3
I / O
37R
I / O
37L
I / O
42R
I / O
42L
I / O
45R
I / O
45L
I / O
50R
I / O
50L
I / O
53R
I / O
53L
I / O
58R
I / O
58L
I / O
61R
I / O
61L
I / O
66R
I / O
66L
I / O
69R
I / O
69L
3
4
I / O
36R
I / O
36L
I / O
43R
I / O
43L
5
COL
L
TDO
INT
L
TDI
6
A
15L
A
17L
(1)
A
16L
NC
V
DD
V
DD
7
A
12L
A
13L
A
11L
A
14L
V
DDQL
V
DDQL
V
s s
V
s s
V
s s
V
s s
V
s s
V
s s
V
DDQL
V
DD
A
12R
A
13R
A
14R
A
15R
7
8
A
8L
A
10L
A
7L
A
9L
V
DDQR
V
s s
V
s s
V
s s
V
s s
V
s s
V
s s
V
s s
V
DDQL
V
DD
A
9R
A
7R
A
10R
A
11R
8
9
BE
7L
BE
6L
BE
0L
BE
4L
V
DDQR
V
s s
V
s s
V
s s
V
s s
V
s s
V
s s
V
s s
V
s s
V
DD
BE
4R
BE
7R
BE
2R
A
8R
9
10
BE
2L
BE
5L
CE
0L
BE
3L
V
DDQL
V
s s
V
s s
V
s s
V
s s
V
s s
V
s s
V
s s
V
s s
V
DDQL
CE
0R
BE
3R
BE
6R
BE
5R
10
11
CE
1L
BE
1L
12
ADS
L
OE
L
13
A
6L
重复
L
14
A
1L
A
0L
A
3L
ZZ
L
选择
L
V
DD
V
DDQR
V
DDQL
V
DDQR
V
DDQR
V
DDQL
V
DDQL
V
DDQR
选择
R
A
1R
A
0R
A
3R
A
5R
14
15
I / O
32R
I / O
32L
I / O
31R
I / O
31L
I / O
24R
I / O
24L
I / O
23R
I / O
23L
I / O
16R
I / O
16L
I / O
15R
I / O
15L
I / O
8R
I / O
8L
I / O
7R
I / O
7L
I / O
0R
I / O
0L
15
16
I / O
33R
I / O
33L
I / O
30R
I / O
30L
I / O
25R
I / O
25L
I / O
22R
I / O
22L
I / O
17R
I / O
17L
I / O
14R
I / O
14L
I / O
9R
I / O
9L
I / O
6R
I / O
6L
I / O
1R
I / O
1L
16
17
I / O
34R
I / O
34L
I / O
29R
I / O
29L
I / O
26R
I / O
26L
I / O
21R
I / O
21L
I / O
18R
I / O
18L
I / O
13R
I / O
13L
I / O
10R
I / O
10L
I / O
5R
I / O
5L
I / O
2R
I / O
2L
17
18
I / O
35R
I / O
35L
I / O
28R
I / O
28L
I / O
27R
I / O
27L
I / O
20R
I / O
20L
I / O
19R
I / O
19L
I / O
12R
I / O
12L
I / O
11R
I / O
11L
I / O
4R
I / O
4L
I / O
3R
I / O
3L
18
5687 TBL 01
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
R/
W
L
CNTEN
L
CLK
L
V
DDQL
V
DD
V
s s
V
s s
V
s s
V
s s
V
s s
V
s s
V
DD
V
DDQL
OE
R
CE
1R
BE
1R
BE
0R
11
A
5L
V
DDQR
V
DD
V
s s
V
s s
V
s s
V
s s
V
s s
V
s s
V
DDQR
V
DD
A
6R
ADS
R
A
4L
A
2L
V
DDQR
V
DD
V
DDQR
V
DDQL
V
s s
V
s s
V
s s
V
DDQL
V
DDQR
V
DD
A
2R
A
4R
I / O
44R
PL /
FT
L
I / O
44L
I / O
51R
I / O
51L
I / O
52R
I / O
52L
I / O
59R
I / O
59L
I / O
60R
I / O
60L
I / O
67R
V
DD
V
DDQR
V
DDQR
V
DDQL
V
DDQR
V
DDQR
V
DDQL
V
DDQL
V
DDQL
V
s s
V
s s
V
s s
V
DD
V
DDQR
V
DDQR
ZZ
R
COL
R
TMS
A
17R
(1)
I / O
67L
PL /
FT
R
A
16R
I / O
68R
I / O
68L
4
TCK
TRST
5
INT
R
NC
6
R/
W
R
重复
R
CLK
R
CNTEN
R
12
13
注意事项：
1.引脚是NC的IDT70T3799 。
2.所有V
DD
引脚必须连接到2.5V电源。
3.所有V
DDQ
引脚必须连接到合适的电源： 3.3V ，如果OPT引脚的端口设置为V
DD
（ 2.5V ）和2.5V如果OPT引脚的端口
设定为V
SS
(0V).
4.所有V
SS
引脚必须连接到接地电源。
5.包体约为19毫米x100 19毫米x100 1.4毫米，与1.76毫米球间距。
6.这个包的代码来引用该包图。
7，本文并不表示实际的部分标记的方向。
6.42
3
IDT70T3719/99M
高速2.5V 256 / 128K X 72双端口同步静态RAM
先进
工业和商业温度范围
引脚名称
左侧端口
CE
0L
,
CE
1L
读/写
L
OE
L
A
0L
- A
17L
(5)
I / O
0L
- I / O
71L
CLK
L
PL / FT
L
ADS
L
CNTEN
L
重复
L
BE
0L
-
BE
7L
V
DDQL
选择
L
ZZ
L
V
DD
V
SS
TDI
TDO
TCK
TMS
TRST
INT
L
COL
L
INT
R
COL
R
正确的端口
CE
0R
,
CE
1R
读/写
R
OE
R
A
0R
- A
17R
(5)
I / O
0R
- I / O
71R
CLK
R
PL / FT
R
ADS
R
CNTEN
R
重复
R
BE
0R
-
BE
7R
V
DDQR
选择
R
ZZ
R
名字
芯片启用（输入）
(6)
读/写使能（输入）
输出使能（输入）
地址（输入）
数据输入/输出
时钟（输入）
流水线/流水（输入）
地址选通脉冲使能（输入）
计数器使能（输入）
反反复
(3)
字节允许（ 9位字节） （输入）
(6)
电源（ I / O总线） （ 3.3V或2.5V ）
(1)
（输入）
选项用于选择V
DDQX
(1,2)
（输入）
睡眠模式引脚
(4)
（输入）
电源（ 2.5V ）
(1)
（输入）
地（ 0V ） （输入）
测试数据输入
测试数据输出
测试逻辑时钟（ 10MHz）的（输入）
测试模式选择（输入）
复位（初始化TAP控制器） （输入）
中断标志（输出）
碰撞警报（输出）
5687 TBL 02
注意事项：
1. V
DD
， OPT
X
和V
DDQX
必须先设置为合适的工作水平
施加在I / O和控制该端口的输入。
2. OPT
X
选择工作电压电平为在该端口上的输入/输出和控制。
如果OPT
X
被设定为V
DD
（ 2.5V ） ，那么该端口的I / O和控制将工作在3.3V
水平和V
DDQX
必须在3.3V供电。如果OPT
X
被设定为V
SS
（0V ），则该
端口的I / O和地址控制将在2.5V的水平和V操作
DDQX
必须是
在2.5V供电。在OPT管脚是相互独立的另一个，两个端口可以
在3.3V电平工作，既可以在2.5V电平工作，或一方可以操作
在3.3V与其他在2.5V 。
3.当
重复
X
是断言，计数器将重置为加载的最后一个有效地址
通过
ADS
X
.
4.睡眠模式引脚关断所有动态输入，除了JTAG输入，当
断言。所有静态输入，即PL / FTX及OPTx作为与睡眠模式引脚
自己（ ZZx ）在睡眠模式下都不会受到影响。所以建议
疆扫描不能在睡眠模式下工作。
5.地址
17x
是NC的IDT70T3799M 。
6.芯片使能和字节使能双缓冲时， PL / FT = V
IH
即，在
信号需要两个周期，取消选择。
6.42
4
IDT70T3719/99M
高速2.5V 256 / 128K X 72双端口同步静态RAM
先进
工业和商业温度范围
真值表我??读/写使能控制
OE
X
X
X
X
X
X
X
L
L
L
L
H
X
X
X
CLK
CE
0
H
X
L
L
L
L
L
L
L
L
L
X
X
CE
1
X
L
H
H
H
H
H
H
H
H
H
X
X
字节使能
所有
BE
= X
所有
BE
= X
所有
BE
= H
BE
n
= L时，所有其它的
BE
= H
BE
4-7
= L,
BE
0-3
= H
BE
4-7
= H,
BE
0-3
= L
BE
0-7
= L
BE
n
= L时，所有其它的
BE
= H
BE
4-7
= L,
BE
0-3
= H
BE
4-7
= H,
BE
0-3
= L
所有
BE
= L
所有
BE
= X
所有
BE
= X
读/写
X
X
X
L
L
L
L
H
H
H
H
X
X
ZZ
L
L
L
L
L
L
L
L
L
L
L
L
H
(1,2,3,4,5)
模式
取消：关闭电源
取消：关闭电源
所有字节取消选择
I / O操作
(6)
所有字节=高阻
所有字节=高阻
所有字节=高阻
字节
n
= D
IN
，其他所有字节=高阻写入字节只有X
字节
4-7
= D
IN
， BYTE
0-3
=高阻
字节
4-7
=高阻，字节
0-3
= D
IN
字节
0-7
= D
IN
写低字节只
写字节上仅
写入所有字节
字节
n
= D
OUT
，其他所有字节=高阻读字节X只
字节
4-7
= D
OUT
， BYTE
0-3
=高阻
字节
4-7
=高阻，字节
0-3
= D
OUT
所有字节= D
OUT
所有字节=高阻
所有字节=高阻
阅读较低的字节只
阅读较高的字节只
阅读所有字节
输出禁用
睡眠模式
5687 TBL 03
注意事项：
1. "H" = V
IH ，
\u003e\u003e 1 ＆ QUOT ; = V
白细胞介素，
英寸× ＆ QUOT ; =不在乎。
2.
ADS ， CNTEN ， REPEAT
=不在乎。见真值表II 。
3.
OE
和ZZ是异步输入信号。
4.它可以读取或在给定的接入写入的字节的任何组合。几个有代表性的样品已经在这里说明。
5.对于此处所示的例子中，
BEN
可以对应于任何一个8字节使能信号。
事实表二??地址计数器控制
地址
An
X
X
X
前
国内
地址
X
An
一个+ 1
X
国内
地址
二手
An
一个+ 1
一个+ 1
An
CLK
ADS
(4)
L
H
H
X
CNTEN
X
L
(5)
H
X
重复
(4,6)
H
H
H
L
(1,2)
I / O
(3)
D
I / O
(n)
外部地址使用
模式
D
I / O
(n+1)
柜台启用，内部地址产生
D
I / O
(n+1)
已启用地址阻塞的反禁用（ AN + 1复用）
D
I / O
(n)
计数器设置为最后一个有效
ADS
负载
5687 TBL 04
注意事项：
1. "H" = V
IH ，
\u003e\u003e 1 ＆ QUOT ; = V
白细胞介素，
英寸× ＆ QUOT ; =不在乎。
2.读取和写入操作由R / W的相应设置来控制，
CE
0
，CE
1
,
BEN
和
OE 。
3.输出配置在流通型输出方式：如果输出在流水线模式的数据输出将被延迟了一个周期。
4.
ADS
和
重复
是独立于所有其他的存储器控制信号包括
CE
0
，CE
1
和
本。
5.如果地址计数器进展
CNTEN
= V
IL
在CLK的上升沿，而不管所有其它存储器控制信号包括
CE
0
，CE
1
,
本。
6.当
重复
是断言，计数器将重置为通过加载的最后一个有效地址
ADS 。
该值没有被设置在上电时：一个已知的位置应该被加载
通过
ADS
在初始化过程中如果需要的话。任何后续
ADS
操作过程中访问将更新
重复
地址位置。
6.42
5
QQ：2880707522 复制
