添加收藏夹  设为首页  深圳服务热线:13692101218  13751165337
51电子网联系电话:13692101218
位置:首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第117页 > IDT70P3307S233RMI
1024K / 512K X18
同步
双QDR -II
TM
初步数据表
IDT70P3307
IDT70P3337
特点
18MB密度( 1024K ×18 )
- 也可用9MB密度
( 512K ×18 )
QDR -II ×18突发的- 2接口
- 商业:为233MHz , 250MHz的
单独的,独立的读写数据端口
- 支持并发事务
双回波时钟输出
双字突发所有的双口RAM的访问
DDR (双倍数据速率)复用地址总线
- 每个时钟周期一个读和一个写请求
DDR (双倍数据速率)的数据总线
- 四字突发数据(两个读和两个写)每个时钟上
每个端口
- 每个时钟周期四个字每个传输端口( 4字突发
在2个端口)
端口使能引脚(E
0
,E
1
)的深度扩张
双回波时钟输出与基于DLL的相位对齐
这可以扩展到高速收发器逻辑输入
接收信号从1.4V至1.9V
可扩展的输出驱动器
- 驱动HSTL , 1.8V TTL或任何电压等级从1.4V至1.9V
- 输出阻抗可调,从35欧姆到70欧姆
1.8V内核电压(V
DD
)
576球倒装芯片BGA封装(25毫米x 25mm的, 1.0毫米间距)
JTAG接口 - IEEE 1149.1标准
功能框图
V
REFL
E
P[1:0]
E
L[1:0]
注册
注册
V
REFR
E
R[1:0]
D
0 L -
D
1 7 L
K
L
K
L
左侧端口
数据
注册
逻辑
K
L
ZQ
L
(1)
Q
0 L -
Q
1 7 L
CQ
L
,
CQ
L
写入驱动器
正确的端口
数据
注册
逻辑
K
R
选择输出
D
0 R -
D
1 7 R
K
R
K
R
输出寄存器
输出寄存器
输出缓冲器
输出缓冲器
选择输出
检测放大器
检测放大器
ZQ
R
(1)
Q
0 R -
Q
1 7 R
CQ
R
,
CQ
R
MUX
K
L
C
L
MUX
1024 / 512K ×18
内存
ARRAY
K
R
C
R
A
0L-
A
18L
(2)
R
L
W
L
BW
0 L -
BW
1 L
K
L
K
L
左侧端口
地址
注册
逻辑
C
L
,
C
L
OR
K
L
,
K
L
C
R
,
C
R
OR
K
R
,
K
R
地址译码
正确的端口
地址
注册
逻辑
A
0R-
A
18R
(2)
R
R
W
R
BW
0 R -
BW
1 R
K
R
K
R
TDI
V
REF
L
TDO
JTAG
TCK
TMS
TRST
6725 drw01
V
REF
R
注意事项:
1.输入引脚来调节设备输出到系统数据总线阻抗。
2.地址
18
是INC的IDT70P3337 。残疾人输入引脚(二极管连接到V
DD
和V
SS
).
2007年7月16日
2007
集成设备技术, Inc.保留所有权利。仅供参考之用先进的数据表。产品规格如有变更,恕不另行通知。
不邀约出售
的信息
本文介绍的是受保密协议( NDA )提供,仅供参考。没有包含在这份报告中,无论是口头或书面,旨在为,或应具有的,销售效果
或要约出售创建验收合同的功率。 "QDR的SRAM和四倍数据速率RAM中包含的产品由Cypress Semicondor , IDT ,与美光周俊, Inc."开发出一种新的家庭
DSC-6725/1
18 / 9MB QDR -II
TM
X18 IDT70P3307 / 70P3337
同步双QDR -II
TM
初步数据表
商业Temperatue范围
引脚配置
70P3307
70P3337
RM- 576球倒装芯片BGA
顶视图
A1球焊垫角
1
A
V
SS
2
V
SS
INC。
INC。
INC。
3
ZQ
R
V
SS
V
DDQR
V
SS
4
V
SS
5
6
7
8
A3
R
A4
R
A1
R
V
SS
V
DDQR
V
SS
V
DDQR
9
R
R
A5
R
A6
R
V
DDQR
V
SS
V
DD
V
SS
10
BW
0R
INC。
A7
R
V
SS
V
DD
V
SS
V
DD
11
E0
R
E1
R
K
R
V
DDQR
V
SS
V
DD
V
SS
12
V
DD
V
SS
K
R
V
SS
V
DD
V
SS
V
DD
13
V
REFR
V
DD
C
R
V
SS
V
DD
V
SS
V
DD
14
INC。
BW
1R
C
R
V
DDQR
V
SS
V
DD
V
SS
15
A8
R
W
R
A10
R
V
SS
V
DD
V
SS
V
DD
16
A9
R
A12
R
A11
R
V
DDQR
V
SS
V
DD
V
SS
17
A14
R
A13
R
A16
R
V
SS
V
DDQR
V
SS
V
DDQR
18
A15
R
A18
R
A17
R
V
DDQR
V
SS
V
DDQR
V
SS
19
V
DDQR
V
SS
20
V
SS
V
SS
21
22
23
V
SS
INC。
INC。
INC。
INC。
24
A
V
SS
V
SS
V
DDQR
A2
R
V
SS
EP
0
MRST
主任
V
SS
INC。
INC。
INC。
INC。
INC。
V
DDQR
V
SS
V
DDQR
V
SS
B
V
SS
V
DDQR
D
EPTH
INC。
INC。
INC。
INC。
INC。
V
SS
B
C
INC。
V
SS
V
DDQR
INC。
A0
R
V
DDQR
V
DDQR
V
SS
V
DDQR
V
SS
V
DDQR
INC。
INC。
INC。
INC。
CQ
R
Q16
R
Q14
R
Q12
R
Q10
R
Q16
L
Q14
L
Q12
L
INC。
C
D
INC。
V
SS
V
DDQR
INC。
D
E
INC。
INC V
DDQR
INC。
V
SS
V
SS
V
DDQR
INC V
DDQR
V
SS
INC。
V
SS
V
DDQR
INC。
E
F
V
SS
V
DDQR
INC。
V
SS
D26
R
INC。
F
G
V
REFR
INC V
DDQR
V
SS
V
SS
G
H
INC。
D8
R
V
SS
Q8
R
Q6
R
Q4
R
Q2
R
Q0
R
Q8
L
Q6
L
Q4
L
CQ
R
V
SS
V
DDQR
V
SS
V
SS
V
DDQR
V
SS
V
DDQR
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
SS
V
DD
V
SS
V
DD
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
SS
V
DDQR
V
SS
V
DDQR
V
SS
V
DDQL
V
SS
V
DDQL
V
DDQR
V
SS
V
DDQR
V
SS
V
DDQR
V
SS
V
DDQL
V
SS
V
SS
V
DDQR
V
SS
V
DDQR
V
SS
V
DDQL
V
SS
V
DDQL
Q17
R
Q15
R
Q13
R
Q11
R
Q9
R
Q17
L
Q15
L
Q13
L
V
DDQR
V
SS
V
SS
D15
R
V
REFR
H
J
D7
R
D6
R
V
DDQR
D4
R
V
SS
Q7
R
V
DDQR
Q5
R
D16
R
J
K
D5
R
V
SS
V
DDQR
V
SS
V
DDQR
D13
R
V
SS
D11
R
D14
R
K
L
D3
R
D2
R
V
DDQR
D0
R
D8
L
D6
L
D4
L
Q3
R
V
DDQR
Q1
R
D12
R
L
M
D1
R
V
SS
V
DDQL
V
SS
V
DDQL
V
SS
V
DDQR
V
SS
V
DDQL
V
SS
V
DDQL
V
SS
V
DDQL
V
SS
V
DD
V
SS
V
DD
V
DDQR
D9
R
V
SS
D17
L
D10
R
M
N
D7
L
Q7
L
V
DDQL
Q5
L
V
SS
D16
L
N
P
D5
L
V
DDQL
D15
L
V
SS
D13
L
D14
L
P
R
D3
L
Q3
L
V
DDQL
V
SS
V
DDQL
V
SS
V
DDQL
D12
L
R
T
D1
L
D2
L
V
SS
D0
L
V
SS
V
DDQL
V
SS
Q2
L
Q0
L
INC。
INC。
INC。
INC。
INC。
V
SS
V
SS
Q1
L
V
SS
V
SS
V
DDQL
V
SS
V
DDQL
V
SS
V
DDQL
A1
L
A4
L
A3
L
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
SS
K
L
V
DD
V
REFL
V
SS
V
DD
V
SS
V
DD
V
SS
V
SS
C
L
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
V
DDQL
V
SS
V
DDQL
V
SS
V
DDQL
V
SS
V
DDQL
V
SS
Q10
L
CQ
L
INC。
INC。
INC。
INC。
V
DDQL
V
SS
TRST
Q11
L
Q9
L
INC。
INC。
INC。
INC。
INC。
V
DDQL
TCK
V
DDQL
D11
L
V
SS
V
DDQL
D9
L
V
SS
INC。
INC。
INC。
INC。
INC。
V
SS
D10
L
T
U
V
REFL
CQ
L
V
DDQL
INC。
INC。
INC。
V
SS
INC。
U
V
V
SS
V
REFL
V
W
INC。
INC V
DDQL
INC。
V
SS
V
DDQL
V
SS
V
SS
V
DDQL
V
SS
A0
L
V
SS
V
DD
V
SS
A6
L
A5
L
R
L
V
SS
V
DD
V
SS
V
DD
V
SS
V
DD
V
SS
A11
L
A12
L
A9
L
V
DDQL
V
SS
V
DDQL
A16
L
A13
L
A14
L
V
SS
V
DDQL
V
SS
A17
L
A18
L
A15
L
V
DDQL
V
SS
V
DDQL
V
SS
V
DDQL
V
SS
V
SS
V
DDQL
V
SS
V
DDQL
D
OFFL
TDO
V
SS
W
Y
INC。
INC。
Y
AA
INC。
INC V
DDQL
INC。
INC。
V
SS
V
SS
V
DDQL
ZQ
L
INC V
DDQL
V
DDQL
V
SS
TDI
TMS
V
DDQL
V
DDQL
A7
L
INC。
BW
0L
K
L
E1
L
E0
L
V
DDQL
V
DDQL
C
L
BW
1L
INC。
A10
L
W
L
A8
L
INC。
AA
AB
INC。
AB
INC。
AC
V
SS
V
DDQL
EP1
V
SS
A2
L
V
SS
V
DD
V
SS
AC
AD
V
SS
V
SS
AD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
6725 drw02
注意:
1.封装为25mm x 25mm的X 2.55毫米用1.0毫米的间距;客户必须提供100LFM的外部气流( 0.5米/秒)或更高为250MHz 。
2
2007年7月16日
18 / 9MB QDR -II
TM
X18 IDT70P3307 / 70P3337
同步双QDR -II
TM
初步数据表
商业Temperatue范围
功能说明
作为内存的标准, (四倍数据速率) QDR -II SRAM
接口已经成为越来越普遍的高性能
网络系统。与QDR - II接口/配置,内存
吞吐量,而不通过使用增加时钟速率增加
对每个提供QDR - II的2个端口的两个单向公交车
使这是一个双QDRII静态RAM两个端口来传输数据,而不
需要总线周转。
双QDR -II静态RAM的高速同步的MEM
法制前提支持两个独立的双数据速率(DDR)读取并
写数据端口。该方案允许同时读取和写入
访问的最大设备吞吐量 - 两个数据项是
通过与每读取或写入。每四个数据字传输发生
在每个时钟周期,提供四倍数据速率( QDR)性能
端口。与标准SRAM通用I / O单个数据比较这
速率(SDR )的设备,一个4选1增加的数据访问,来实现
在相当于时钟速度。 IDT70P3307 / 70P3337双QDR -II静
RAM器件,是能维持对全带宽的两个
输入和输出总线同时进行。采用独立的总线
读取和写入数据的访问通过消除需要简化设计
双向总线。所有的数据都在2字突发,与
寻址能力的脉冲串电平。
与QDR -II接口的设备包括网络处理器单元
(网络处理器)和现场可编程门阵列(FPGA) 。
IDT70P3307 / 70P3337双QDR -II的静态RAM,支持单向
双向18位的读写接口。这些数据输入和
输出同时操作,从而省去了用于高
高速总线周转时间(即无死循环存在) 。访问
每个端口都使用共同的18位地址总线来实现( 17
位IDT70P3337 ) 。对于地址读取和写入锁存
在K的上升沿和
K
输入时钟信号。在K和
K
时钟90度或半个时钟周期的偏移量。每个地址
位置与该顺序脉冲串2的18位的数据字相关联的
入或拉出设备。由于数据可以被转移进和移出
在K的每个上升沿的装置和
K
时钟,内存
同时,通过简化整体设计的带宽最大化
消除总线周转(或多个) 。 IDT70P3307 / 70P3337 QDR -II双核
口静态RAM,可以在多点配置的设备支持
(即多台设备连接到同一接口)。通过这种
能力,系统设计者可以支持兼容设备,如
核动力装置和同一总线,同时在FPGA上。
使用独立的端口,用于读取和写入访问简化
设计通过省去了双向总线。所有巴士
与QDR - II双端口静态RAM关联是单向的,
信号完整性以非常高的总线速度可以被优化。该
QDR -II双端口静态RAM具有可扩展的输出阻抗,其
数据输出总线和回波时钟允许用户调整总线为
低噪声和高的性能。
IDT70P3307 / 70P3337双QDR -II静态RAM有一个
每个端口的DDR地址总线与多路读出和写入地址。
所有的读地址的第一个时钟周期的前半收到
所有的写地址上接收时钟周期的后半部分。
字节写信号的时钟周期的两半收到
同时与所述数据他们所控制的数据输入总线上。
双QDR -II静态RAM器件具有回波时钟,
提供一种带有时钟是精确定时的数据输出的用户
3
并调整与匹配阻抗和信号质量。用户
可以使用回波时钟对数据的下游计时。为
用户,回波时钟消除需要产生交替的时钟
以精确的定时,定位,和信号质量,以保证
数据采集。因为由相同的产生回波时钟
源驱动数据输出端,所述关系中的数据是
不显著受到外部参数,如电压,
温度和过程会出现这种情况,如果时钟是
由外部源产生。因此,回波时钟是瓜尔
及担与数据保持同步。
双QDR -II静态RAM的所有接口都HSTL ,从而允许
荷兰国际集团的速度超出了使用任何形式的TTL的SRAM器件
界面。该接口还可以扩展到更高的电压(最高
1.9V ),以在必要时与1.8V系统的接口。该装置具有
VDDQ销和一个单独的Vref时,允许用户指定
独立于设备的核心电压的接口,工作电压
年龄1.8V VDD的。输出阻抗控制引脚允许用户
以调节驱动强度,以适应各种各样的负载,并
传输线。
时钟
该IDT70P3307 / 70P3337有两组输入的时钟
输入和输出,在K ,
K
时钟和C,
C
时钟。在
此外, IDT70P3307 / 70P3337有一个输出“回声”钟
对, CQ和
CQ 。
在K和
K
时钟是主设备的输入时钟。
在K时钟用于时钟控制信号( R,
W,
E[1:0],
BW0-1),
读出地址,并且数据脉冲串的第一个字
(D [ 17 :0])中的写操作。该
K
时钟用于时钟在
控制信号(BW
0-1
中,E [1:0 ] ),写地址和所述第二
数据字的写入操作期间脉冲串( D〔 17 :0]) 。在
倘若用户禁用C和
C
时钟, K和
K
也将被用于时钟数据从输出寄存器和
产生回波时钟。在K和
K,
C和
C, CQ
CQ ,
通过彼此半个时钟周期偏移。
C和
C
时钟可以用于时钟数据输出的
在读操作期间的输出寄存器和产生回波
时钟。 C和
C
必须的定时中呈现给存储器
公差所示的AC电气特性表
(第12页) 。从IDT70P3307 / 70P3337的输出数据将是
紧密结合到C和
C
输入时,通过使用一个内部的
DLL。当
C
被呈现给IDT70P3307 / 70P3337该DLL
将已经在内部时钟的数据,在设备到达
同时输出的到来
C
时钟。 C和
突发的第二个数据项也将对应。
单时钟模式
该IDT70P3307 / 70P3337可以与单个操作
时钟对。 C和
C
可以通过把两个信号高被禁用,
迫使输出和反馈时钟进行控制,而不是由
K和
K
时钟。
DLL运行
在IDT70P3307 / 70P3337的输出结构的DLL
可用于紧密对齐传入时钟C和
C
2007年7月16日
18 / 9MB QDR -II
TM
X18 IDT70P3307 / 70P3337
同步双QDR -II
TM
初步数据表
商业Temperatue范围
输出数据时,产生在两者之间非常紧的公差。
用户可通过保持禁用该DLL
D
关闭
低。与DLL掉,
C和
C
(或K和
K,
如果C和
C
未使用)会直接时钟
在IDT70P3307 / 70P3337的输出寄存器。与DLL掉,
会有从时钟进入的时刻的传播延迟
设备,直到该数据出现在输出端。 QDR -II成为QDRI
TM
与DLL掉。第一数据输出被引用到C而不是
C.
回波时钟
回波时钟, CQ和
CQ ,
由C生成和
C
钟表(或K,
K
如果C ,
C
被禁用) 。 C的上升沿产生
CQ的上升沿和下降沿
CQ 。
的上升沿
C
生成的上升沿
CQ
和CQ的下降沿。这
方案提高的上升沿和下降沿之间的相关性
回波时钟及将改善的单个信号的占空比。
回波时钟是非常密切的数据一致,瓜拉尼
发球的回波时钟将继续密切与数据相关,
的公差范围内指定。
正常的QDR -II读写操作
该IDT70P3307 / 70P3337双QDR -II静态RAM支持
端口QDR-II突发的- 2的读/写操作。读操作
握住读端口选择(R )低,且呈现启动
中的K的上升沿读地址到地址端口哪
将锁存地址。之后的下一个上升沿的数据被输送
下一个
K
( T + 1) ,用C和
C
作为输出定时参考;或
K和
K,
如果C和
C
绑高。
写操作是标准的QDR-II突发的- 2写
操作中,除了该数据是不可被读取,直到下一
时钟周期(这是一个周期晚于标准的QDR -II SRAM) 。
正常的四年防务评估报告写周期由持有写端口选择启动
( W)的低日K上升沿。此外,该字节写入输入( BW0-1 )
指定哪些字节被写入,需要保持低电平为
在K和
K
时钟。 K上的上升沿的数据的第一个字
也必须存在于所述数据输入总线D [17 :0]的观察
指定的设置时间。时的K上升沿的第一个字
突发将被锁存到输入寄存器。后K有复活,
所指定的保持时间观察到的,在时钟周期的第二半
被呈递写地址到地址总线A发起[X :0]
BW0-1
输入用于脉冲串的第二数据字,并且第二
脉冲串的数据总线D的数据项[17 :0] 。时的上升沿
of
K,
脉冲串的第二个字将被锁存,随着
指定的地址。两个脉冲串的第一个和第二个字将
被写入到存储器的指定的地址和字节写
启用。对于写周期的地址处提供
K
升起
缘,和数据预计日K的上升沿和
K,
开始
在该启动的周期相同的K 。
可编程阻抗
一个外部电阻RQ ,必须连接之间的
在IDT70P3307 / 70P3337 ZQ引脚和连接到V
SS
以允许
IDT70P3307 / 70P3337来调整其输出驱动器阻抗。值
RQ必须是5X的预期的驱动器阻抗的值
IDT70P3307 / 70P3337 。 RQ的允许范围,以保证
具有+/- 15 %的公差阻抗匹配是175欧姆到350
欧姆。的输出阻抗被调整每1024个时钟周期,以
校正在电源电压和温度漂移。如果用户的意愿
以驱动IDT70P3307 / 70P3337的输出阻抗到其
最低值,该ZQ引脚可以连接到V
DDQ
.
4
2007年7月16日
18 / 9MB QDR -II
TM
X18 IDT70P3307 / 70P3337
同步双QDR -II
TM
初步数据表
商业Temperatue范围
引脚德网络nitions
andSymbol
(-
1)
引脚功能
输入
同步
输入
同步
输入
同步
产量
同步
输入
同步
输入
同步
输入时钟
输入时钟
输入时钟
输入时钟
输出时钟
描述
数据输入信号,采样K上的上升沿和
K
在有效的写操作时钟
字节写选择低电平有效。上的上升沿采样在K的上升沿,并再次
K
在写操作期间的时钟。用于选择哪个字节
的写操作的当前部分写入到器件中。不写入的字节保持不变。所有字节写入采样的相同沿
数据。取消选择一个字节写选择将导致数据的相应字节被忽略和没有写入到设备。
BW
0
控制D [ 8:0] ,
BW
1
控制D [ 17 :9] 。
地址输入。阅读地址采样日K时钟的过程中有效的读操作的上升沿。写地址被采样上的上升沿
K
在主动写操作时钟。这些地址输入multiplxed ,这样既一个读出和写入操作可以发生在同一时钟周期。这些输入
当相应的端口被取消将被忽略。
数据的输出信号。在读操作期间,这些引脚输出所请求的数据。有效数据被赶出上的两个C中的上升沿和
C
在时钟
读操作或K和
K
在单时钟模式下运行时。当读取端口被取消, Q [ 17 : 0 ]自动为三态。
写控制逻辑,低电平有效。采样在正向输入时钟(K)的上升沿。当持有效的,写操作的启动。拉高会
取消写端口。取消写端口会引起D [ 17 : 0 ]被忽略。
读控制逻辑,低电平有效。采样的正向输入时钟(K )的上升沿。当激活时,将启动一个读操作。取消断言将导致
读端口被取消。如果取消,待定的访问被允许完成和输出驱动器自动三态之后的下一个
的上升沿
C
时钟。 (D
OFFX
= 1)。每次读访问由一阵两个连续的传输。
正输出时钟输入。 C被结合使用
C
到时钟从设备读取数据。 C和
C
可以一起使用,以校正倾斜的飞行时间
在电路板上的各种设备返回给控制器。详情参见应用实例。
负输出时钟输入。
C
结合使用以C到时钟从设备读取数据。 C和
C
可以一起使用,以校正倾斜的飞行时间
的上板回控制器的各种装置。详情参见应用实例。
正向输入时钟输入。的K上升沿用于捕获同步输入到设备中。驱动器输出数据通过Q [ 17 : 0 ]在单时钟模式下。
所有访问都在K的上升沿启动
负输入时钟输入。
K
用于捕获同步的输入被提供给该装置。驱动器输出数据通过Q [ 17 : 0 ]在单时钟模式下。
同步回波时钟输出。 CQ的上升沿被紧密匹配的同步数据输出,并可以被用作一个数据有效指示。 CQ是免费的
运行,并且当输出的数据是三态的不停止。
同步回波时钟输出。的上升沿
CQ
紧密匹配的同步数据输出,并可以被用作一个数据有效指示。
CQ
免费
运行,并且不停止wehen输出数据是三态的。
输出阻抗匹配输入。此输入用于调整器件输出到系统数据总线的阻抗。 Q [ 17 :0]的输出阻抗设定为0.2× RQ。
其中,RQ是ZQ与接地之间的电阻器。另外,该引脚可直接连接到V
DDQ
,这使得最小阻抗模式。
此引脚不能直接连接到GND或悬空。
EP [ 1 : 0 ]用于编程端口使能引脚E [ 1 : 0 ] 。 EP [ 1:0]被捆扎销的高或低的板进行编程。如果客户不希望使用
引脚EP [ 1 : 0 ] ,那么这些引脚应接低电平。请参考真值表III的端口使能引脚。
两个端口使能引脚E [ 1:0]被提供给连接到该存储器控制器上的两个MSB位以级联多达四个IDT70P3307设备。如果客户
并不想用针E [ 1 : 0 ] ,那么这些引脚应接低电平。请参考真值表III的端口使能引脚。另请参阅图1显示级联/多点
使用端口启用( E [ 1 : 0 ] )引脚。 E [ 1 :0]上的上升沿采样K上的用于读取操作的上升沿,并再次
K
对于写操作。
DLL关闭。当这种低投入将关闭设备内的DLL 。在AC时序与DLL关闭将与本数据表中列出的不同。
会有从C的发生率增大的传播延迟和
C
到Q或K和
K
至Q的配置。
主复位引脚。当保持低电平将使器件复位。
在18MB和9MB密度与深度引脚选择,并需要将其连接到V
深度= V
DD
使器件在一个9MB的配置。
TDO引脚用于JTAG 。
TCK引脚用于JTAG 。
TDI引脚用于JTAG 。
TMS引脚用于JTAG 。
复位引脚用于JTAG 。
应该连接到V
CC
或V
SS
止,或者可以保留为一个浮动销。
DD
or
D[17:0]
X
BW
0
X
,
BW
1
X
A[18:0]
X(2)
Q[17:0]
X
W
X
R
X
C
X
C
X
K
X
K
X
CQ
X
CQ
X
ZQ
X
输出时钟
输入
EP [1 :0]的
E
X
[1:0]
输入
输入
SYNCRONOUS
D
OFFX
MRST
输入
输入
异步
输入
产量
输入
输入
输入
输入
异步
深度
TDO
TCK
TDI
TMS
TRST
INC。
V
REF
X
V
DD
V
SS
V
DDQ
X
VSS。深度= VSS使器件在18MB配置,
输入
参考
电源
电源
参考电压输入。使用静态的输入设置为HSTL输入的参考电平以及交流测量点。
电源输入到该装置的核心。应连接到1.8V电源。
地面的装置。应连接到该系统的地面。
电源,用于该装置的输出。应连接到用于HSTL一个1.5V电源或缩放到期望的输出电压。
6725 tbl01
注意事项:
1. "
X
" = "
L
"的左端口引脚和"
X
" = "
R
"为正确的端口引脚。
2. A [ 17 : 0 ] X为IDT70P3337 。
5
2007年7月16日
查看更多IDT70P3307S233RMIPDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    IDT70P3307S233RMI
    -
    -
    -
    -
    终端采购配单精选

QQ: 点击这里给我发消息 QQ:97671959 复制

电话:171-4729-9698(微信同号)
联系人:周小姐,171-4729-9698微信同号,无线联通更快捷!
地址:体验愉快问购元件!帮您做大生意!!深圳市福田区3037号南光捷佳大厦2418室
IDT70P3307S233RMI
IDT
24+
1001
576-BGA
★体验愉快问购元件!!就找我吧!《停产物料》
QQ: 点击这里给我发消息 QQ:2355507163 复制 点击这里给我发消息 QQ:2355507162 复制

电话:755-83219286 (FPGA原厂渠道)// 83210909 (CPLD原厂渠道)
联系人:张小姐
地址:深圳市福田区华强北街道华能大厦2502室 (亚太地区XILINX(赛灵思)、ALTERA(阿特拉)专业分销商!)
IDT70P3307S233RMI
IDT
22+
1389
576-FCBGA(25x25)
专业分销产品!原装正品!价格优势!
QQ: 点击这里给我发消息 QQ:1584878981 复制 点击这里给我发消息 QQ:2881290686 复制

电话:010-62962871、62104931、 62106431、62104891、62104791
联系人:何小姐
地址:海淀区中关村大街32号和盛嘉业大厦10层1008室
IDT70P3307S233RMI
IDT
新年份
18600
576FCBGA
全新原装正品/质量有保证
QQ: 点击这里给我发消息 QQ:1584878981 复制 点击这里给我发消息 QQ:2881290686 复制

电话:010-62962871、62104931、 62106431、62104891、62104791
联系人:刘经理
地址:北京市海淀区中关村大街32号和盛嘉业大厦10层1008
IDT70P3307S233RMI
IDT
21+
9640
576-FCBGA(25x25)
全新原装正品/质量有保证
QQ: 点击这里给我发消息 QQ:5645336 复制
电话:13910052844(微信同步)
联系人:刘先生
地址:北京市海淀区增光路27号院增光佳苑2号楼1单元1102室
IDT70P3307S233RMI
√ 欧美㊣品
▲10/11+
9644
贴◆插
【dz37.com】实时报价有图&PDF
查询更多IDT70P3307S233RMI供应信息

深圳市碧威特网络技术有限公司
 复制成功!