数据表
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
描述
该
ICS9FG104
是频率定时发生器，可提供4
差分输出对那些符合英特尔CK410
规范。它还提供了PCI - Express和SATA的支持。
部分合成，无论是从几个输出频率
14.31818 MHz晶振或25 MHz的晶振。该装置也可以是
由参考时钟输入，而不是一个晶体驱动。它提供
同周期到周期抖动小于50 ps和输出用于─输出
小于35 ps输出歪斜。该
ICS9FG104
还提供了一个拷贝
参考时钟。频率选择可以通过完成
带引脚或SMBus控制。
ICS9FG104
特点/优势
产生从14.318 MHz的共同频率或
25 MHZ
晶体或参考输入
4 - 0.7V电流模式差分输出对
支持Serial -ATA频率为100 MHz
两种扩频模式： 0至-0.5 downspread
和+/- 0.25 ％ centerspread
未使用的输入可以以任意的从动或Hi -Z被禁用
状态电源管理。
M / N编程
关键的特定连接的阳离子
输出周期至周期抖动< 50 PS
输出至输出歪曲< 35 PS
在输出时钟+/- 300 ppm的频率精度
+/- 150 ppm的频率精度@ 100 MHz的输出
28引脚SSOP / TSSOP封装
提供符合RoHS标准包装
Funtional框图
XIN / CLKIN
OSC
X2
2
EF OU牛逼
可编程
SPREAD PLL
停止
逻辑
4
DIF （3 ：0）
传播
SEL14M_25M#
DIF_STOP ＃
FS（ 2：0 ）
SDATA
SCLK
控制
逻辑
IREF
IDT
TM
/ ICS
TM
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
ICS9FG104
REV
04/12/07
1
ICS9FG104
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
引脚配置
XIN / CLKIN
X2
VDD
GND
REFOUT
**FS2
DIF_3
DIF_3#
VDD
GND
DIF_2
DIF_2#
SDATA
SCLK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDDA
GNDA
IREF
**FS0
**FS1
DIF_0
DIF_0#
VDD
GND
DIF_1
DIF_1#
*SEL14M_25M#
** SPREAD
DIF_STOP ＃
功能表
SEL14M_25M#
FS2 FS1 FS0输出（兆赫）
(FS3)
0
0
0
0
100.00
0
0
0
1
125.00
0
0
1
0
133.33
0
0
1
1
166.67
0
1
0
0
200.00
0
1
0
1
266.00
0
1
1
0
333.00
0
1
1
1
400.00
1
0
0
0
100.00
1
0
0
1
125.00
1
0
1
0
133.33
1
0
1
1
166.67
1
1
0
0
200.00
1
1
0
1
266.00
1
1
1
0
333.00
1
1
1
1
400.00
*引脚内部有120K上拉
**引脚内部有120K上拉下来
28引脚SSOP / TSSOP
电源组
引脚数
VDD
GND
3
4
9,21
10,20
28
27
描述
REFOUT ，数字输入
DIF输出
IREF ，模拟VDD ， GND为核心PLL
IDT
TM
/ ICS
TM
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
ICS9FG104
ICS9FG104
REV 07年4月12日
2
ICS9FG104
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
引脚说明
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
引脚名称
XIN / CLKIN
X2
VDD
GND
REFOUT
FS2**
DIF_3
DIF_3#
VDD
GND
DIF_2
DIF_2#
SDATA
SCLK
DIF_STOP ＃
SPREAD **
SEL14M_25M#*
DIF_1#
DIF_1
GND
VDD
DIF_0#
DIF_0
FS1**
FS0**
IREF
GNDA
VDDA
PIN TYPE
IN
OUT
PWR
PWR
OUT
IN
OUT
OUT
PWR
PWR
OUT
OUT
I / O
IN
IN
IN
IN
OUT
OUT
PWR
PWR
OUT
OUT
IN
IN
OUT
PWR
PWR
描述
晶振输入或参考时钟输入
晶振输出，名义上14.318MHz
供电，标称3.3V
接地引脚。
参考时钟输出
频率选择引脚。
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
供电，标称3.3V
接地引脚。
0.7V的差分真正的时钟输出
0.7V的差分补时钟输出
数据引脚SMBus的电路， 5V容限。
SMBus的电路， 5V容限的时钟引脚。
低电平输入停止差分输出时钟。
异步的，积极的高投入，内部120Kohm上拉电阻，使
扩频功能。
选择14.31818 MHz或25 MHz的输入频率。 1 = 14.31818 MHz时， 0 = 25 MHz的
0.7V的差分补时钟输出
0.7V的差分真正的时钟输出
接地引脚。
供电，标称3.3V
0.7V的差分补时钟输出
0.7V的差分真正的时钟输出
3.3V频率选择锁存输入引脚。
3.3V频率选择锁存输入引脚。
该引脚建立基准电流的差分电流模式输出
对。该引脚需要，以建立一个固定的精密电阻连接到地
适当的电流。 475欧姆的标准值。
接地引脚PLL内核。
3.3V电源为PLL内核。
IDT
TM
/ ICS
TM
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
ICS9FG104
REV 07年4月12日
3
ICS9FG104
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
为ICS9FG104一般的SMBus串行接口信息
如何写：
控制器（主机）发送一个起始位。
控制器（主机）发送写地址直流
(H)
ICS时钟将
应答
控制器（主机）发送起始字节位置= N
ICS时钟将
应答
控制器（主机）发送的数据的字节计数= X
ICS时钟将
应答
控制器（主机）开始发送
字节n通过
字节N + X -1
（见注2 ）
ICS时钟将
应答
每个字节
一次一个地
控制器（主机）发送一个停止位
如何阅读：
控制器（主机）将发送起始位。
控制器（主机）发送写地址直流
(H)
ICS时钟将
应答
控制器（主机）发送开始时字节
位置= N
ICS时钟将
应答
控制器（主机）将派遣一个独立的起始位。
控制器（主机）发送的读出地址的DD
(H)
ICS时钟将
应答
ICS时钟将发送数据字节数= X
ICS时钟发送
字节N + X -1
ICS时钟发送
字节0至字节X（如果X
(H)
被写入字节8 ）
.
控制器（主机）需要确认每个字节
Controllor （主机）将发送一个不应答位
控制器（主机）将发送一个停止位
索引块写操作
控制器驱动R（主机）
开始位
T
从地址DC
(H )
W仪式
WR
起始字节= N
确认
数据字节数= X
确认
开始的字节n
确认
X字节
ICS （ SLA VE /重新CE IVE R）
索引块读操作
控制器驱动R（主机）
T
开始位
从地址DC
(H )
WR
W仪式
起始字节= N
确认
RT
重复启动
从地址DD
(H )
RD
读
确认
数据字节数= X
确认
开始的字节n
确认
X字节
ICS （ SLA VE /重新CE IVE R）
确认
确认
字节N + X - 1
确认
P
停止位
字节N + X - 1
N
P
无应答
停止位
IDT
TM
/ ICS
TM
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
ICS9FG104
REV 07年4月12日
4
ICS9FG104
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
SMBus的表：设备控制寄存器，读/写地址（ DC / DD ）
BYTE 0
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
17
6
24
25
16
-
名字
FS3
1
控制功能
FS2
1
FS1
1
FS0
1
价差启用
1
TYPE
RW
RW
RW
RW
RW
RW
RW
RW
0
1
PWD
PIN码17
引脚6
引脚24
引脚25
PIN码16
0
0
0
见频率选择表，
第1页
关闭
On
启用频率的软件控制，使传播
（传播类型始终软件控制）
DIF_STOP ＃驱动模式
传播类型
硬件选择软件选择
驱动的
下
高阻
中心
注意事项：
1.这些位反映的相应引脚在加电时的状态，但也可以被写入到
如果字节0的位2设定为“1”。 FS3是SEL14M_25M ＃引脚。
SMBus的表：输出使能寄存器
1个字节
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
-
-
-
-
-
-
-
DIF_1 EN
DIF_0 EN
DIF_3 EN
DIF_2 EN
名字
控制功能
版权所有
OUTPUT ENABLE
OUTPUT ENABLE
版权所有
版权所有
OUTPUT ENABLE
OUTPUT ENABLE
版权所有
RW
RW
关闭
关闭
启用
启用
RW
RW
关闭
关闭
启用
启用
TYPE
0
1
PWD
1
1
1
1
1
1
1
1
SMBus的表：停止输出控制寄存器
2字节
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
-
-
-
-
-
-
-
-
DIF_1 STOP EN
DIF_0 STOP EN
DIF_3 STOP EN
DIF_2 STOP EN
名字
控制功能
版权所有
自由运行/停止启用
自由运行/停止启用
版权所有
版权所有
自由运行/停止启用
自由运行/停止启用
版权所有
RW
RW
FREE- RUN
FREE- RUN
止能
止能
RW
RW
FREE- RUN
FREE- RUN
止能
止能
TYPE
0
1
PWD
0
0
0
0
0
0
0
0
IDT
TM
/ ICS
TM
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
ICS9FG104
REV 07年4月12日
5
QQ：2881677436 复制
