集成
电路
系统公司
ICS954201
可编程定时控制中心移动P4 系统
推荐应用：
CK410M时钟，英特尔黄色封面的一部分
输出特点：
2 - 0.7V电流模式差分的CPU对
7 - 0.7V电流模式差分SRC对用于SATA和
PCI -E
1 - 0.7V电流模式差分CPU / SRC可选择
对
4 - PCI （ 33MHz的）
2 - PCICLK_F ， （ 33MHz的）自由运行
1 - USB ， 48MHz的
1 - DOT ，的96MHz ， 0.7V电流差分对
1 - REF ， 14.318MHz
关键的特定连接的阳离子：
CPU输出循环周期抖动< 85ps
SRC输出循环周期抖动<精度为125ps
PCI输出循环周期抖动为500ps <
+/-对CPU & SRC时钟300ppm的频率精度
+/-对USB时钟100ppm的频率精度
引脚配置
VDDpci
GND
PCICLK3
PCICLK4
PCICLK5
GND
VDDpci
ITP_EN/PCICLK_F0
PCICLK_F1
VTT_PWRGD ＃ / PD
VDD48
USB_48MHz/FS_A
GND
DOTT_96MHz
DOTC_96MHz
FS_B / TEST_MODE
SRCCLKT0
SRCCLKC0
SRCCLKT1
SRCCLKC1
VDDSRC
SRCCLKT2
SRCCLKC2
SRCCLKT3
SRCCLKC3
SRCCLKT4_SATA
SRCCLKC4_SATA
VDDSRC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
PCICLK2
PCI / SRC_STOP ＃
CPU_STOP ＃
FS_C / TEST_SEL
REFOUT
GND
X1
X2
VDDref
SDATA
1.
SCLK
GND
2.
CPUCLKT0
CPUCLKC0
VDDcpu
CPUCLKT1
CPUCLKC1
IREF
GNDA
VDDA
CPUCLKT2_ITP/SRCCLKT7
CPUCLKC2_ITP/SRCCLKC7
VDDSRC
SRCCLKT6
SRCCLKC6
SRCCLKT5
SRCCLKC5
GND
特点/优势：
支持紧ppm的精度的时钟串行ATA和
PCI- Express的
支持扩频调制， 0至-0.5 ％
流传下来
支持CPU时钟高达400MHz
使用外部14.318MHz晶振，外部晶振的负载
盖所需的频率调谐
支持无驱动差分CPU ， SRC一对PD ＃
电源管理。
的功能
FS_C
0
0
0
0
1
1
1
1
1
FS_B FS_A
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
2
2
中央处理器
SRC
兆赫
兆赫
266.66
100.00
133.33
100.00
200.00
100.00
166.66
100.00
333.33
100.00
100.00
100.00
400.00
100.00
版权所有
PCI
兆赫
33.33
33.33
33.33
33.33
33.33
33.33
33.33
REF
兆赫
14.318
14.318
14.318
14.318
14.318
14.318
14.318
14.318
U
SB
兆赫
48.00
48.00
48.00
48.00
48.00
48.00
48.00
48.00
DOT
兆赫
96.00
96.00
96.00
96.00
96.00
96.00
96.00
96.00
FS_C是一个三电平输入。请参阅V
IL_FS
和V
IH_FS
规格
在输入/电源/通用输出参数表正确的价值观。
另请参阅测试澄清表。
FS_B和FS_A是低门槛的投入。请参阅V
IL_FS
和V
IH_FS
规范中的输入/电源/通用输出参数表正确的价值观。
56引脚SSOP & TSSOP
0819G—12/06/04
ICS954201
集成
电路
系统公司
ICS954201
引脚说明
引脚号引脚名
1
2
3
4
5
6
7
8
9
VDDpci
GND
PCICLK3
PCICLK4
PCICLK5
GND
VDDpci
ITP_EN/PCICLK_F0
PCICLK_F1
针
TYPE
PWR
PWR
OUT
OUT
OUT
PWR
PWR
I / O
OUT
描述
电源为PCI时钟，标称3.3V
接地引脚。
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
接地引脚。
电源为PCI时钟，标称3.3V
自由运行PCI时钟不受PCI_STOP ＃ 。
ITP_EN ：锁存输入引脚选择功能
1 = CPU_ITP对
0 = SRC对
自由运行PCI时钟不受PCI_STOP ＃ 。
VTT_PWRGD ＃是低电平有效的输入用来确定何时
锁存输入已准备好进行采样。 PD为异步
高电平输入引脚用于将器件置于低功耗
状态。内部时钟， PLL和晶体振荡器是
停了下来。
电源引脚为48MHz的output.3.3V
频率选择锁存输入引脚/固定的48MHz USB时钟
输出。 3.3V 。
接地引脚。
差分对的96.00MHz点时钟的真实时钟。
差分对的96.00MHz点时钟的补充时钟。
宽容3.3V输入CPU的频率选择。是指输入
电气特性Vil_FS和Vih_FS值。
TEST_MODE是一个实时输入Hi -Z和之间进行选择
REF / N分频模式，而在测试模式。请参考测试
说明表。
差SRC时钟对真实时钟。
差SRC时钟对时钟的补充。
差SRC时钟对真实时钟。
差SRC时钟对时钟的补充。
供应SRC时钟，标称3.3V
差SRC时钟对真实时钟。
差SRC时钟对时钟的补充。
差SRC时钟对真实时钟。
差SRC时钟对时钟的补充。
差分SRC / SATA对真实时钟。
差分SRC / SATA双补钟。
供应SRC时钟，标称3.3V
10
VTT_PWRGD ＃ / PD
IN
11
12
13
14
15
VDD48
USB_48MHz/FS_A
GND
DOTT_96MHz
DOTC_96MHz
PWR
I / O
PWR
OUT
OUT
16
FS_B / TEST_MODE
IN
17
18
19
20
21
22
23
24
25
26
27
28
SRCCLKT0
SRCCLKC0
SRCCLKT1
SRCCLKC1
VDDSRC
SRCCLKT2
SRCCLKC2
SRCCLKT3
SRCCLKC3
SRCCLKT4_SATA
SRCCLKC4_SATA
VDDSRC
OUT
OUT
OUT
OUT
PWR
OUT
OUT
OUT
OUT
OUT
OUT
PWR
0819G—12/06/04
2
集成
电路
系统公司
ICS954201
引脚说明（续）
针＃
29
30
31
32
33
34
35
引脚名称
GND
SRCCLKC5
SRCCLKT5
SRCCLKC6
SRCCLKT6
VDDSRC
CPUCLKC2_ITP/SRCCLKC7
TYPE
PWR
OUT
OUT
OUT
OUT
PWR
OUT
描述
接地引脚。
差SRC时钟对时钟的补充。
差SRC时钟对真实时钟。
差SRC时钟对时钟的补充。
差SRC时钟对真实时钟。
供应SRC时钟，标称3.3V
CPU_ITP / SRC差分对的免费时钟
CPU_ITP / SRC输出。这些都是当前模式的输出。
外部电阻器所需的偏压。通过选定
ITP_EN输入。
的CPU_ITP / SRC差分对CPU_ITP / SRC真实时钟
输出。这些都是当前模式的输出。外部电阻
所需的电压偏置。通过ITP_EN输入选定。
3.3V电源为PLL内核。
接地引脚PLL内核。
该引脚建立基准电流的差分
电流模式输出对。该引脚需要一个固定的精度
电阻器连接到地，以便建立相应的
电流。 475欧姆的标准值。
的差分对CPU输出的免费时钟。这些都是
电流模式输出。外部电阻器所需的电压
偏见。
的差分对CPU输出真实时钟。这些都是当前
模式的输出。外部电阻器所需的偏压。
供应CPU时钟，标称3.3V
的差分对CPU输出的免费时钟。这些都是
电流模式输出。外部电阻器所需的电压
偏见。
的差分对CPU输出真实时钟。这些都是当前
模式的输出。外部电阻器所需的偏压。
接地引脚。
SMBus的电路， 5V容限的时钟引脚。
数据引脚SMBus的电路， 5V容限。
参考文献， XTAL电源，标称3.3V
晶振输出，名义上14.318MHz
晶振输入，名义上14.318MHz 。
接地引脚。
参考时钟输出
宽容3.3V输入CPU的频率选择。低电压
阈值的输入，请参阅输入电气特性Vil_FS
和Vih_FS值。
TEST_Sel ： 3级的锁存输入，使测试模式。
请参考测试表澄清
停止所有CPUCLK ，除了那些设置为自由运行的时钟
停止所有PCICLKs和SRCCLKs除了自由运行
时钟的逻辑0电平，当输入为低电平
PCI时钟输出。
36
37
38
39
CPUCLKT2_ITP/SRCCLKT7
VDDA
GNDA
IREF
OUT
PWR
PWR
OUT
40
41
42
43
44
45
46
47
48
49
50
51
52
CPUCLKC1
CPUCLKT1
VDDcpu
CPUCLKC0
CPUCLKT0
GND
SCLK
SDATA
VDDref
X2
X1
GND
REFOUT
OUT
OUT
PWR
OUT
OUT
PWR
IN
I / O
PWR
OUT
IN
PWR
OUT
53
FS_C / TEST_SEL
IN
54
55
56
CPU_STOP ＃
PCI / SRC_STOP ＃
PCICLK2
IN
IN
OUT
0819G—12/06/04
3
集成
电路
系统公司
ICS954201
概述
ICS954201
是CK410M黄色封面的时钟合成器。
ICS954201
提供了用于构建移动通信系统的单芯片解决方案
采用Intel P4 -M处理器和英特尔移动芯片组。
ICS954201
驱动用14.318MHz晶体，并产生CPU的
输出高达400MHz 。它提供了串行ATA和PCI-Express所需的紧ppm的精度。
框图
REF
USB_48MHz
X1
X2
XTAL
OSC 。
固定PLL
分频器
DOT_96MHz
PCICLK （5 ：2）
PCICLK_F （1： 0）
PROG 。
传播
主PLL
SRCCLK （6 ：0）
PROG 。
分频器
CPUCLK2_ITP/SRCCLK7
CPUCLK （1： 0）
PCI / SRC_STOP ＃
CPU_STOP ＃
FS （ C： A）
ITP_EN
TEST_MODE
TEST_SEL
VTT_PWRGD ＃ / PD
SDATA
SCLK
IREF
控制
逻辑
电源组
引脚数
VDD
GND
48
51
1,7
2,6
21,28,34
29
37
38
11
13
42
45
描述
XTAL ，参考
PCICLK输出
SRCCLK输出
主时钟， CPU模拟
DOT ， USB ， PLL_48
CPUCLK时钟
0819G—12/06/04
4
集成
电路
系统公司
ICS954201
可编程定时控制中心移动P4 系统
推荐应用：
CK410M时钟，英特尔黄色封面的一部分
输出特点：
2 - 0.7V电流模式差分的CPU对
7 - 0.7V电流模式差分SRC对用于SATA和
PCI -E
1 - 0.7V电流模式差分CPU / SRC可选择
对
4 - PCI （ 33MHz的）
2 - PCICLK_F ， （ 33MHz的）自由运行
1 - USB ， 48MHz的
1 - DOT ，的96MHz ， 0.7V电流差分对
1 - REF ， 14.318MHz
关键的特定连接的阳离子：
CPU输出循环周期抖动< 85ps
SRC输出循环周期抖动<精度为125ps
PCI输出循环周期抖动为500ps <
+/-对CPU & SRC时钟300ppm的频率精度
+/-对USB时钟100ppm的频率精度
引脚配置
VDDpci
GND
PCICLK3
PCICLK4
PCICLK5
GND
VDDpci
ITP_EN/PCICLK_F0
PCICLK_F1
VTT_PWRGD ＃ / PD
VDD48
USB_48MHz/FS_A
GND
DOTT_96MHz
DOTC_96MHz
FS_B / TEST_MODE
SRCCLKT0
SRCCLKC0
SRCCLKT1
SRCCLKC1
VDDSRC
SRCCLKT2
SRCCLKC2
SRCCLKT3
SRCCLKC3
SRCCLKT4_SATA
SRCCLKC4_SATA
VDDSRC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
PCICLK2
PCI / SRC_STOP ＃
CPU_STOP ＃
FS_C / TEST_SEL
REFOUT
GND
X1
X2
VDDref
SDATA
1.
SCLK
GND
2.
CPUCLKT0
CPUCLKC0
VDDcpu
CPUCLKT1
CPUCLKC1
IREF
GNDA
VDDA
CPUCLKT2_ITP/SRCCLKT7
CPUCLKC2_ITP/SRCCLKC7
VDDSRC
SRCCLKT6
SRCCLKC6
SRCCLKT5
SRCCLKC5
GND
特点/优势：
支持紧ppm的精度的时钟串行ATA和
PCI- Express的
支持扩频调制， 0至-0.5 ％
流传下来
支持CPU时钟高达400MHz
使用外部14.318MHz晶振，外部晶振的负载
盖所需的频率调谐
支持无驱动差分CPU ， SRC一对PD ＃
电源管理。
的功能
FS_C
0
0
0
0
1
1
1
1
1
FS_B FS_A
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
2
2
中央处理器
SRC
兆赫
兆赫
266.66
100.00
133.33
100.00
200.00
100.00
166.66
100.00
333.33
100.00
100.00
100.00
400.00
100.00
版权所有
PCI
兆赫
33.33
33.33
33.33
33.33
33.33
33.33
33.33
REF
兆赫
14.318
14.318
14.318
14.318
14.318
14.318
14.318
14.318
U
SB
兆赫
48.00
48.00
48.00
48.00
48.00
48.00
48.00
48.00
DOT
兆赫
96.00
96.00
96.00
96.00
96.00
96.00
96.00
96.00
FS_C是一个三电平输入。请参阅V
IL_FS
和V
IH_FS
规格
在输入/电源/通用输出参数表正确的价值观。
另请参阅测试澄清表。
FS_B和FS_A是低门槛的投入。请参阅V
IL_FS
和V
IH_FS
规范中的输入/电源/通用输出参数表正确的价值观。
56引脚SSOP & TSSOP
0819G—12/06/04
ICS954201
集成
电路
系统公司
ICS954201
引脚说明
引脚号引脚名
1
2
3
4
5
6
7
8
9
VDDpci
GND
PCICLK3
PCICLK4
PCICLK5
GND
VDDpci
ITP_EN/PCICLK_F0
PCICLK_F1
针
TYPE
PWR
PWR
OUT
OUT
OUT
PWR
PWR
I / O
OUT
描述
电源为PCI时钟，标称3.3V
接地引脚。
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
接地引脚。
电源为PCI时钟，标称3.3V
自由运行PCI时钟不受PCI_STOP ＃ 。
ITP_EN ：锁存输入引脚选择功能
1 = CPU_ITP对
0 = SRC对
自由运行PCI时钟不受PCI_STOP ＃ 。
VTT_PWRGD ＃是低电平有效的输入用来确定何时
锁存输入已准备好进行采样。 PD为异步
高电平输入引脚用于将器件置于低功耗
状态。内部时钟， PLL和晶体振荡器是
停了下来。
电源引脚为48MHz的output.3.3V
频率选择锁存输入引脚/固定的48MHz USB时钟
输出。 3.3V 。
接地引脚。
差分对的96.00MHz点时钟的真实时钟。
差分对的96.00MHz点时钟的补充时钟。
宽容3.3V输入CPU的频率选择。是指输入
电气特性Vil_FS和Vih_FS值。
TEST_MODE是一个实时输入Hi -Z和之间进行选择
REF / N分频模式，而在测试模式。请参考测试
说明表。
差SRC时钟对真实时钟。
差SRC时钟对时钟的补充。
差SRC时钟对真实时钟。
差SRC时钟对时钟的补充。
供应SRC时钟，标称3.3V
差SRC时钟对真实时钟。
差SRC时钟对时钟的补充。
差SRC时钟对真实时钟。
差SRC时钟对时钟的补充。
差分SRC / SATA对真实时钟。
差分SRC / SATA双补钟。
供应SRC时钟，标称3.3V
10
VTT_PWRGD ＃ / PD
IN
11
12
13
14
15
VDD48
USB_48MHz/FS_A
GND
DOTT_96MHz
DOTC_96MHz
PWR
I / O
PWR
OUT
OUT
16
FS_B / TEST_MODE
IN
17
18
19
20
21
22
23
24
25
26
27
28
SRCCLKT0
SRCCLKC0
SRCCLKT1
SRCCLKC1
VDDSRC
SRCCLKT2
SRCCLKC2
SRCCLKT3
SRCCLKC3
SRCCLKT4_SATA
SRCCLKC4_SATA
VDDSRC
OUT
OUT
OUT
OUT
PWR
OUT
OUT
OUT
OUT
OUT
OUT
PWR
0819G—12/06/04
2
集成
电路
系统公司
ICS954201
引脚说明（续）
针＃
29
30
31
32
33
34
35
引脚名称
GND
SRCCLKC5
SRCCLKT5
SRCCLKC6
SRCCLKT6
VDDSRC
CPUCLKC2_ITP/SRCCLKC7
TYPE
PWR
OUT
OUT
OUT
OUT
PWR
OUT
描述
接地引脚。
差SRC时钟对时钟的补充。
差SRC时钟对真实时钟。
差SRC时钟对时钟的补充。
差SRC时钟对真实时钟。
供应SRC时钟，标称3.3V
CPU_ITP / SRC差分对的免费时钟
CPU_ITP / SRC输出。这些都是当前模式的输出。
外部电阻器所需的偏压。通过选定
ITP_EN输入。
的CPU_ITP / SRC差分对CPU_ITP / SRC真实时钟
输出。这些都是当前模式的输出。外部电阻
所需的电压偏置。通过ITP_EN输入选定。
3.3V电源为PLL内核。
接地引脚PLL内核。
该引脚建立基准电流的差分
电流模式输出对。该引脚需要一个固定的精度
电阻器连接到地，以便建立相应的
电流。 475欧姆的标准值。
的差分对CPU输出的免费时钟。这些都是
电流模式输出。外部电阻器所需的电压
偏见。
的差分对CPU输出真实时钟。这些都是当前
模式的输出。外部电阻器所需的偏压。
供应CPU时钟，标称3.3V
的差分对CPU输出的免费时钟。这些都是
电流模式输出。外部电阻器所需的电压
偏见。
的差分对CPU输出真实时钟。这些都是当前
模式的输出。外部电阻器所需的偏压。
接地引脚。
SMBus的电路， 5V容限的时钟引脚。
数据引脚SMBus的电路， 5V容限。
参考文献， XTAL电源，标称3.3V
晶振输出，名义上14.318MHz
晶振输入，名义上14.318MHz 。
接地引脚。
参考时钟输出
宽容3.3V输入CPU的频率选择。低电压
阈值的输入，请参阅输入电气特性Vil_FS
和Vih_FS值。
TEST_Sel ： 3级的锁存输入，使测试模式。
请参考测试表澄清
停止所有CPUCLK ，除了那些设置为自由运行的时钟
停止所有PCICLKs和SRCCLKs除了自由运行
时钟的逻辑0电平，当输入为低电平
PCI时钟输出。
36
37
38
39
CPUCLKT2_ITP/SRCCLKT7
VDDA
GNDA
IREF
OUT
PWR
PWR
OUT
40
41
42
43
44
45
46
47
48
49
50
51
52
CPUCLKC1
CPUCLKT1
VDDcpu
CPUCLKC0
CPUCLKT0
GND
SCLK
SDATA
VDDref
X2
X1
GND
REFOUT
OUT
OUT
PWR
OUT
OUT
PWR
IN
I / O
PWR
OUT
IN
PWR
OUT
53
FS_C / TEST_SEL
IN
54
55
56
CPU_STOP ＃
PCI / SRC_STOP ＃
PCICLK2
IN
IN
OUT
0819G—12/06/04
3
集成
电路
系统公司
ICS954201
概述
ICS954201
是CK410M黄色封面的时钟合成器。
ICS954201
提供了用于构建移动通信系统的单芯片解决方案
采用Intel P4 -M处理器和英特尔移动芯片组。
ICS954201
驱动用14.318MHz晶体，并产生CPU的
输出高达400MHz 。它提供了串行ATA和PCI-Express所需的紧ppm的精度。
框图
REF
USB_48MHz
X1
X2
XTAL
OSC 。
固定PLL
分频器
DOT_96MHz
PCICLK （5 ：2）
PCICLK_F （1： 0）
PROG 。
传播
主PLL
SRCCLK （6 ：0）
PROG 。
分频器
CPUCLK2_ITP/SRCCLK7
CPUCLK （1： 0）
PCI / SRC_STOP ＃
CPU_STOP ＃
FS （ C： A）
ITP_EN
TEST_MODE
TEST_SEL
VTT_PWRGD ＃ / PD
SDATA
SCLK
IREF
控制
逻辑
电源组
引脚数
VDD
GND
48
51
1,7
2,6
21,28,34
29
37
38
11
13
42
45
描述
XTAL ，参考
PCICLK输出
SRCCLK输出
主时钟， CPU模拟
DOT ， USB ， PLL_48
CPUCLK时钟
0819G—12/06/04
4
QQ：2881677436 复制
