集成
电路
系统公司
ICS954119
超前信息
可编程定时控制中心的下一代P4 处理器
推荐应用：
CK410兼容的时钟
输出特点：
2 - 0.7V电流模式差分的CPU对
1 - 0.7V电流模式差分SRC对
6 - PCI （ 33MHz的）
3 - PCICLK_F ， （ 33MHz的）自由运行
1 - USB ， 48MHz的
1 - 24/48 MHz的
1 - DOT ，的96MHz ， 0.7V电流差分对
2 - REF ， 14.318MHz
5 - PCI - Express的0.7V电流差分对
关键的特定连接的阳离子：
CPU / SRC输出循环周期抖动< 85ps
PCI输出循环周期抖动< 250PS
+/-对CPU & SRC时钟300ppm的频率精度
的功能
位2位1位0
中央处理器
PCIEX
SRC
FSLC FSLB FSLA兆赫
兆赫
兆赫
266.66 100.00 100.00
0
0
0
0
0
133.33 100.00 100.00
0
0
0
0
1
0
0
0
1
0
200.00 100.00 100.00
166.66 100.00 100.00
0
0
0
1
1
0
0
1
0
0
333.33 100.00 100.00
100.00 100.00 100.00
0
0
1
0
1
0
0
1
1
0
400.00 100.00 100.00
200.00 100.00 100.00
0
0
1
1
1
266.66 133.33 133.33
0
1
0
0
0
133.33 133.33 133.33
0
1
0
0
1
200.00 133.33 133.33
0
1
0
1
0
166.66 125.00 125.00
0
1
0
1
1
333.33 125.00 125.00
0
1
1
0
0
100.00 133.33 133.33
0
1
1
0
1
400.00 133.33 133.33
0
1
1
1
0
200.00 133.33 133.33
0
1
1
1
1
1
0
0
0
0
269.33 101.00 101.00
1
0
0
0
1
134.66 101.00 101.00
1
0
0
1
0
202.00 101.00 101.00
1
0
0
1
1
168.33 101.00 101.00
1
0
1
0
0
274.66 103.00 103.00
1
0
1
0
1
137.33 103.00 103.00
1
0
1
1
0
206.00 103.00 103.00
1
0
1
1
1
171.66 103.00 103.00
1
1
0
0
0
279.99 105.00 105.00
1
1
0
0
1
140.00 105.00 105.00
1
1
0
1
0
210.00 105.00 105.00
1
1
0
1
1
174.99 105.00 105.00
1
1
1
0
0
287.99 108.00 108.00
1
1
1
0
1
144.00 108.00 108.00
1
1
1
1
0
216.00 108.00 108.00
1
1
1
1
1
179.99 108.00 108.00
*参赛作品00111 & 01111顷为250MHz的B & 修订。
Bit4
Bit3
0875—05/24/04
特点/优势：
可编程输出频率
可编程输出歪斜。
可编程扩频百分比EMI控制。
可编程看门狗安全的频率。
支持紧ppm的精度的时钟串行ATA
支持扩频调制， 0至-0.5 ％
向下蔓延， ±0.25 ％传播中心和± 0.3 ％
传播中心
使用外部14.318MHz晶振，外部晶振的负载
盖所需的频率调谐
支持无驱动差分CPU ， SRC一对PD ＃
电源管理。
引脚配置
PCI
兆赫
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.67
33.67
33.67
33.67
34.33
34.33
34.33
34.33
35.00
35.00
35.00
35.00
36.00
36.00
36.00
36.00
GND
PCICLK3
PCICLK4
PCICLK5
GND
VDDpci
PCICLK_F0
FS
L
A/PCICLK_F1
FS
L
B/PCICLK_F2
VDD48
**SEL24_48#/24_48MHz
USB_48MHz
GND
DOTT_的96MHz
DOTC_96MHz
VTT_PWRGD ＃ / PD
PCIEXT0
PCIEXC0
VDDPCIEX
GND
PCIEXT1
PCIEXC1
PCIEXT2
PCIEXC2
GND
SRCCLKT
SRCCLKC
VDDSRC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
VDDpci
PCICLK2
PCICLK1
PCICLK0
RESET＃
REF0/FS
L
C
REF1
GND
X1
X2
VDDref
SCLK
SDATA
CPUCLKT0
CPUCLKC0
VDDcpu
CPUCLKT1
CPUCLKC1
GND
IREF
GNDA
VDDA
VDDPCIEX
PCIEXT4
PCIEXC4
PCIEXT3
PCIEXC3
GND
56引脚SSOP
*内部上拉电阻
**内部下拉电阻
超前信息
文档包含在产品中形成或设计阶段的开发信息。特征数据和其他规格的设计目标。
ICS保留随时更改或恕不另行通知停止这些产品的权利。第三方的品牌和名称均为其各自所有者的财产。
ICS954119
集成
电路
系统公司
ICS954119
超前信息
引脚说明
引脚号引脚名
1
2
3
4
5
6
7
8
GND
PCICLK3
PCICLK4
PCICLK5
GND
VDDpci
PCICLK_F0
FSLA/PCICLK_F1
针
TYPE
PWR
OUT
OUT
OUT
PWR
PWR
OUT
I / O
描述
接地引脚。
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
接地引脚。
电源为PCI时钟，标称3.3V
自由运行PCI时钟不受PCI_STOP ＃ 。
宽容3.3V输入CPU的频率选择。是指输入电
特性Vil_FS和Vih_FS值。 / 3.3V PCI自由运行的时钟
输出。
宽容3.3V输入CPU的频率选择。是指输入电
对于Vil_FS和Vih_FS值的特点。 / 3.3V PCI自由运行的时钟
输出。
电源引脚为48MHz的output.3.3V
选择锁存输入24 / 48MHz的输出/ 24 / 48MHz的时钟输出。
1 = 24MHz的， 0 = 48MHz的。
48.00MHz USB时钟
接地引脚。
差分对的96.00MHz点时钟的真实时钟。
差分对的96.00MHz点时钟的补充时钟。
VTT_PWRGD ＃是低电平有效输入用于确定被锁存时输入
已准备好进行采样。 PD是一个异步活性高的输入管脚
用于使器件进入低功耗状态。内部时钟，锁相环
和晶体振荡器被停止。
差分PCI_Express对真正的时钟。
差分PCI_Express对补钟。
电源支持PCI Express时钟，标称3.3V
接地引脚。
差分PCI_Express对真正的时钟。
差分PCI_Express对补钟。
差分PCI_Express对真正的时钟。
差分PCI_Express对补钟。
接地引脚。
差分对S-ATA的支持真正的时钟。
+/- 300ppm的要求的精度。
互补差分对S-ATA的支持时钟。
+/- 300ppm的要求的精度。
供应SRC时钟，标称3.3V
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
FSLB/PCICLK_F2
VDD48
**SEL24_48#/24_48MHz
USB_48MHz
GND
DOTT_的96MHz
DOTC_96MHz
VTT_PWRGD ＃ / PD
PCIEXT0
PCIEXC0
VDDPCIEX
GND
PCIEXT1
PCIEXC1
PCIEXT2
PCIEXC2
GND
SRCCLKT
SRCCLKC
VDDSRC
I / O
PWR
I / O
OUT
PWR
OUT
OUT
IN
OUT
OUT
PWR
PWR
OUT
OUT
OUT
OUT
PWR
OUT
OUT
PWR
0875—05/24/04
2
集成
电路
系统公司
ICS954119
超前信息
引脚说明
引脚号引脚名
29
30
31
32
33
34
35
GND
PCIEXC3
PCIEXT3
PCIEXC4
PCIEXT4
VDDPCIEX
VDDA
TYPE
PWR
OUT
OUT
OUT
OUT
PWR
PWR
描述
接地引脚。
差分PCI_Express对补钟。
差分PCI_Express对真正的时钟。
差分PCI_Express对补钟。
差分PCI_Express对真正的时钟。
电源支持PCI Express时钟，标称3.3V
3.3V电源为PLL内核。
36
GNDA
PWR
接地引脚PLL内核。
该引脚建立基准电流的差分电流模式
输出对。该引脚需要一个固定的精密电阻连接到地
命令建立相应的电流。 475欧姆的标准值。
接地引脚。
的差分对CPU输出的免费时钟。这些都是当前
模式的输出。外部电阻器所需的偏压。
的差分对CPU输出真实时钟。这些都是当前模式
输出。外部电阻器所需的偏压。
供应CPU时钟，标称3.3V
的差分对CPU输出的免费时钟。这些都是当前
模式的输出。外部电阻器所需的偏压。
的差分对CPU输出真实时钟。这些都是当前模式
输出。外部电阻器所需的偏压。
数据引脚SMBus的电路， 5V容限。
SMBus的电路， 5V容限的时钟引脚。
参考文献， XTAL电源，标称3.3V
晶振输出，名义上14.318MHz
晶振输入，名义上14.318MHz 。
接地引脚。
14.318 MHz参考时钟。
14.318 MHz参考时钟。 / 3.3V宽容输入CPU频率
选择。参阅输入电特性为Vil_FS和Vih_FS
值。
实时系统复位信号的频率传动比的改变或看门狗
定时器超时。这个信号是低有效。
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
电源为PCI时钟，标称3.3V
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
IREF
GND
CPUCLKC1
CPUCLKT1
VDDcpu
CPUCLKC0
CPUCLKT0
SDATA
SCLK
VDDref
X2
X1
GND
REF1
REF0/FSLC
OUT
PWR
OUT
OUT
PWR
OUT
OUT
I / O
IN
PWR
OUT
IN
PWR
OUT
I / O
52
53
54
55
56
RESET＃
PCICLK0
PCICLK1
PCICLK2
VDDpci
OUT
OUT
OUT
OUT
PWR
0875—05/24/04
3
集成
电路
系统公司
ICS954119
超前信息
概述
ICS954119
遵循英特尔CK410黄色封面规范。这个时钟合成器提供了下一个单芯片解决方案
代英特尔P4处理器和英特尔芯片组。
ICS954119
驱动用14.318MHz晶体。
框图
24/48MHz
为48MHz ， USB
PLL2
频率
分频器
DOTT_96MHz
DOTC_96MHz
X1
X2
XTAL
REF（ 1：0 ）
CPUCLKT （1： 0）
CPUCLKC （1： 0）
可编程
传播
PLL1
控制
逻辑
可编程
频率
分频器
停止
逻辑
SRCCLKT
SRCCLKC
PCICLK （ 5:0）
PCICLKF （2 ：0）
PCI - Express的（ 4 ： 0 ）
RESET＃
I REF
SCLK
SDATA
VTT_PWRGD ＃ / PD
FSLA
FSLB
FSLC
Sel24/48
动力校车接送学生
VDD
6,56
10
19,34
28
35
41
46
GND
1,5
13
20,29
25
36
38
49
描述
PCI垫和Prepad
USB _48M赫兹， DOT_96M赫兹，修复P LL
Differnetial PCIEX对
Differnetial SRC对
模拟核心， CPU PLL
Differnetial CPU对
XTAL ，参考文献， CPU PLL数字
0875—05/24/04
4
集成
电路
系统公司
ICS954119
超前信息
可编程定时控制中心的下一代P4 处理器
推荐应用：
CK410兼容的时钟
输出特点：
2 - 0.7V电流模式差分的CPU对
1 - 0.7V电流模式差分SRC对
6 - PCI （ 33MHz的）
3 - PCICLK_F ， （ 33MHz的）自由运行
1 - USB ， 48MHz的
1 - 24/48 MHz的
1 - DOT ，的96MHz ， 0.7V电流差分对
2 - REF ， 14.318MHz
5 - PCI - Express的0.7V电流差分对
关键的特定连接的阳离子：
CPU / SRC输出循环周期抖动< 85ps
PCI输出循环周期抖动< 250PS
+/-对CPU & SRC时钟300ppm的频率精度
的功能
位2位1位0
中央处理器
PCIEX
SRC
FSLC FSLB FSLA兆赫
兆赫
兆赫
266.66 100.00 100.00
0
0
0
0
0
133.33 100.00 100.00
0
0
0
0
1
0
0
0
1
0
200.00 100.00 100.00
166.66 100.00 100.00
0
0
0
1
1
0
0
1
0
0
333.33 100.00 100.00
100.00 100.00 100.00
0
0
1
0
1
0
0
1
1
0
400.00 100.00 100.00
200.00 100.00 100.00
0
0
1
1
1
266.66 133.33 133.33
0
1
0
0
0
133.33 133.33 133.33
0
1
0
0
1
200.00 133.33 133.33
0
1
0
1
0
166.66 125.00 125.00
0
1
0
1
1
333.33 125.00 125.00
0
1
1
0
0
100.00 133.33 133.33
0
1
1
0
1
400.00 133.33 133.33
0
1
1
1
0
200.00 133.33 133.33
0
1
1
1
1
1
0
0
0
0
269.33 101.00 101.00
1
0
0
0
1
134.66 101.00 101.00
1
0
0
1
0
202.00 101.00 101.00
1
0
0
1
1
168.33 101.00 101.00
1
0
1
0
0
274.66 103.00 103.00
1
0
1
0
1
137.33 103.00 103.00
1
0
1
1
0
206.00 103.00 103.00
1
0
1
1
1
171.66 103.00 103.00
1
1
0
0
0
279.99 105.00 105.00
1
1
0
0
1
140.00 105.00 105.00
1
1
0
1
0
210.00 105.00 105.00
1
1
0
1
1
174.99 105.00 105.00
1
1
1
0
0
287.99 108.00 108.00
1
1
1
0
1
144.00 108.00 108.00
1
1
1
1
0
216.00 108.00 108.00
1
1
1
1
1
179.99 108.00 108.00
*参赛作品00111 & 01111顷为250MHz的B & 修订。
Bit4
Bit3
0875—05/24/04
特点/优势：
可编程输出频率
可编程输出歪斜。
可编程扩频百分比EMI控制。
可编程看门狗安全的频率。
支持紧ppm的精度的时钟串行ATA
支持扩频调制， 0至-0.5 ％
向下蔓延， ±0.25 ％传播中心和± 0.3 ％
传播中心
使用外部14.318MHz晶振，外部晶振的负载
盖所需的频率调谐
支持无驱动差分CPU ， SRC一对PD ＃
电源管理。
引脚配置
PCI
兆赫
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.67
33.67
33.67
33.67
34.33
34.33
34.33
34.33
35.00
35.00
35.00
35.00
36.00
36.00
36.00
36.00
GND
PCICLK3
PCICLK4
PCICLK5
GND
VDDpci
PCICLK_F0
FS
L
A/PCICLK_F1
FS
L
B/PCICLK_F2
VDD48
**SEL24_48#/24_48MHz
USB_48MHz
GND
DOTT_的96MHz
DOTC_96MHz
VTT_PWRGD ＃ / PD
PCIEXT0
PCIEXC0
VDDPCIEX
GND
PCIEXT1
PCIEXC1
PCIEXT2
PCIEXC2
GND
SRCCLKT
SRCCLKC
VDDSRC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
VDDpci
PCICLK2
PCICLK1
PCICLK0
RESET＃
REF0/FS
L
C
REF1
GND
X1
X2
VDDref
SCLK
SDATA
CPUCLKT0
CPUCLKC0
VDDcpu
CPUCLKT1
CPUCLKC1
GND
IREF
GNDA
VDDA
VDDPCIEX
PCIEXT4
PCIEXC4
PCIEXT3
PCIEXC3
GND
56引脚SSOP
*内部上拉电阻
**内部下拉电阻
超前信息
文档包含在产品中形成或设计阶段的开发信息。特征数据和其他规格的设计目标。
ICS保留随时更改或恕不另行通知停止这些产品的权利。第三方的品牌和名称均为其各自所有者的财产。
ICS954119
集成
电路
系统公司
ICS954119
超前信息
引脚说明
引脚号引脚名
1
2
3
4
5
6
7
8
GND
PCICLK3
PCICLK4
PCICLK5
GND
VDDpci
PCICLK_F0
FSLA/PCICLK_F1
针
TYPE
PWR
OUT
OUT
OUT
PWR
PWR
OUT
I / O
描述
接地引脚。
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
接地引脚。
电源为PCI时钟，标称3.3V
自由运行PCI时钟不受PCI_STOP ＃ 。
宽容3.3V输入CPU的频率选择。是指输入电
特性Vil_FS和Vih_FS值。 / 3.3V PCI自由运行的时钟
输出。
宽容3.3V输入CPU的频率选择。是指输入电
对于Vil_FS和Vih_FS值的特点。 / 3.3V PCI自由运行的时钟
输出。
电源引脚为48MHz的output.3.3V
选择锁存输入24 / 48MHz的输出/ 24 / 48MHz的时钟输出。
1 = 24MHz的， 0 = 48MHz的。
48.00MHz USB时钟
接地引脚。
差分对的96.00MHz点时钟的真实时钟。
差分对的96.00MHz点时钟的补充时钟。
VTT_PWRGD ＃是低电平有效输入用于确定被锁存时输入
已准备好进行采样。 PD是一个异步活性高的输入管脚
用于使器件进入低功耗状态。内部时钟，锁相环
和晶体振荡器被停止。
差分PCI_Express对真正的时钟。
差分PCI_Express对补钟。
电源支持PCI Express时钟，标称3.3V
接地引脚。
差分PCI_Express对真正的时钟。
差分PCI_Express对补钟。
差分PCI_Express对真正的时钟。
差分PCI_Express对补钟。
接地引脚。
差分对S-ATA的支持真正的时钟。
+/- 300ppm的要求的精度。
互补差分对S-ATA的支持时钟。
+/- 300ppm的要求的精度。
供应SRC时钟，标称3.3V
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
FSLB/PCICLK_F2
VDD48
**SEL24_48#/24_48MHz
USB_48MHz
GND
DOTT_的96MHz
DOTC_96MHz
VTT_PWRGD ＃ / PD
PCIEXT0
PCIEXC0
VDDPCIEX
GND
PCIEXT1
PCIEXC1
PCIEXT2
PCIEXC2
GND
SRCCLKT
SRCCLKC
VDDSRC
I / O
PWR
I / O
OUT
PWR
OUT
OUT
IN
OUT
OUT
PWR
PWR
OUT
OUT
OUT
OUT
PWR
OUT
OUT
PWR
0875—05/24/04
2
集成
电路
系统公司
ICS954119
超前信息
引脚说明
引脚号引脚名
29
30
31
32
33
34
35
GND
PCIEXC3
PCIEXT3
PCIEXC4
PCIEXT4
VDDPCIEX
VDDA
TYPE
PWR
OUT
OUT
OUT
OUT
PWR
PWR
描述
接地引脚。
差分PCI_Express对补钟。
差分PCI_Express对真正的时钟。
差分PCI_Express对补钟。
差分PCI_Express对真正的时钟。
电源支持PCI Express时钟，标称3.3V
3.3V电源为PLL内核。
36
GNDA
PWR
接地引脚PLL内核。
该引脚建立基准电流的差分电流模式
输出对。该引脚需要一个固定的精密电阻连接到地
命令建立相应的电流。 475欧姆的标准值。
接地引脚。
的差分对CPU输出的免费时钟。这些都是当前
模式的输出。外部电阻器所需的偏压。
的差分对CPU输出真实时钟。这些都是当前模式
输出。外部电阻器所需的偏压。
供应CPU时钟，标称3.3V
的差分对CPU输出的免费时钟。这些都是当前
模式的输出。外部电阻器所需的偏压。
的差分对CPU输出真实时钟。这些都是当前模式
输出。外部电阻器所需的偏压。
数据引脚SMBus的电路， 5V容限。
SMBus的电路， 5V容限的时钟引脚。
参考文献， XTAL电源，标称3.3V
晶振输出，名义上14.318MHz
晶振输入，名义上14.318MHz 。
接地引脚。
14.318 MHz参考时钟。
14.318 MHz参考时钟。 / 3.3V宽容输入CPU频率
选择。参阅输入电特性为Vil_FS和Vih_FS
值。
实时系统复位信号的频率传动比的改变或看门狗
定时器超时。这个信号是低有效。
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
电源为PCI时钟，标称3.3V
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
IREF
GND
CPUCLKC1
CPUCLKT1
VDDcpu
CPUCLKC0
CPUCLKT0
SDATA
SCLK
VDDref
X2
X1
GND
REF1
REF0/FSLC
OUT
PWR
OUT
OUT
PWR
OUT
OUT
I / O
IN
PWR
OUT
IN
PWR
OUT
I / O
52
53
54
55
56
RESET＃
PCICLK0
PCICLK1
PCICLK2
VDDpci
OUT
OUT
OUT
OUT
PWR
0875—05/24/04
3
集成
电路
系统公司
ICS954119
超前信息
概述
ICS954119
遵循英特尔CK410黄色封面规范。这个时钟合成器提供了下一个单芯片解决方案
代英特尔P4处理器和英特尔芯片组。
ICS954119
驱动用14.318MHz晶体。
框图
24/48MHz
为48MHz ， USB
PLL2
频率
分频器
DOTT_96MHz
DOTC_96MHz
X1
X2
XTAL
REF（ 1：0 ）
CPUCLKT （1： 0）
CPUCLKC （1： 0）
可编程
传播
PLL1
控制
逻辑
可编程
频率
分频器
停止
逻辑
SRCCLKT
SRCCLKC
PCICLK （ 5:0）
PCICLKF （2 ：0）
PCI - Express的（ 4 ： 0 ）
RESET＃
I REF
SCLK
SDATA
VTT_PWRGD ＃ / PD
FSLA
FSLB
FSLC
Sel24/48
动力校车接送学生
VDD
6,56
10
19,34
28
35
41
46
GND
1,5
13
20,29
25
36
38
49
描述
PCI垫和Prepad
USB _48M赫兹， DOT_96M赫兹，修复P LL
Differnetial PCIEX对
Differnetial SRC对
模拟核心， CPU PLL
Differnetial CPU对
XTAL ，参考文献， CPU PLL数字
0875—05/24/04
4
QQ：2881677436 复制
