集成
电路
系统公司
ICS952607
超前信息
可编程定时控制中心的下一代P4 处理器
推荐应用：
对于下一代P4处理器CK409标准时钟
输出特点：
2 - 0.7V电流模式差分的CPU对
1 - 0.7V电流模式差分SRC对
9 - PCI ，3个自由运行， 33MHz的
3 - REF ， 14.318MHz
3 - 3V66 ， 66.66MHz
1 - VCH / 3V66 ，可选的48MHz或66MHz的
2 - 48MHz的
1 - 24 / 48MHz的
关键的特定连接的阳离子：
CPU / SRC输出循环周期抖动<精度为125ps
3V66输出循环周期抖动< 250PS
PCI输出循环周期抖动< 250PS
+/-对CPU & SRC时钟300ppm的频率精度
特点/优势：
QuadRom
TM
频率选择。
可编程输出频率。
可编程异步3V66&PCI频率。
可编程输出分频比。
可编程输出上升/下降时间。
可编程输出歪斜。
可编程扩频百分比EMI控制。
看门狗定时器技术来重置系统，如果系统
故障。
可编程看门狗安全的频率。
支持的I2C索引读/写和块读/写
操作。
使用外部14.318MHz的参考输入。
支持紧ppm的精度的时钟串行ATA
支持扩频调制， 0至-0.5 ％
向下蔓延和+/- 0.25 ％传播中心
支持CPU CLKS高达400MHz
的功能
位4位3位2位1位0 CPU
FS3 FS4 FS2 FS1 FS0兆赫
100.00
0
0
0
0
0
200.00
0
0
0
0
1
133.33
0
0
0
1
0
166.67
0
0
0
1
1
0
0
1
0
0
200.00
0
0
1
0
1
400.00
0
0
1
1
0
266.67
0
0
1
1
1
333.33
100.99
0
1
0
0
0
201.98
0
1
0
0
1
134.65
0
1
0
1
0
168.31
0
1
0
1
1
1
115.00
0
1
0
0
230.00
0
1
1
0
1
153.33
0
1
1
1
0
191.67
0
1
1
1
1
1
100.00
0
0
0
0
200.00
1
0
0
0
1
133.33
1
0
0
1
0
166.67
1
0
0
1
1
0
1
0
0
200.00
1
400.00
1
0
1
0
1
266.67
1
0
1
1
0
333.33
1
0
1
1
1
105.00
1
1
0
0
0
210.00
1
1
0
0
1
140.00
1
1
0
1
0
175.00
1
1
0
1
1
1
110.00
1
1
0
0
220.00
1
1
1
0
1
146.66
1
1
1
1
0
1
1
1
1
1
183.34
0734—07/16/04
引脚配置
AGP
兆赫
66.66
66.66
66.66
66.66
66.66
66.66
66.66
66.66
67.33
67.33
67.33
67.32
76.66
76.66
76.66
76.66
66.66
66.66
66.66
71.43
66.66
66.66
66.66
66.66
69.99
69.99
69.99
69.99
73.33
73.33
73.33
73.33
PCI
兆赫
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.66
33.66
33.66
33.66
38.33
38.33
38.33
38.33
33.33
33.33
33.33
35.71
33.33
33.33
33.33
33.33
35.00
35.00
35.00
35.00
36.66
36.66
36.66
36.66
* FS1 / REF0 1
48 VDDA
* FS0 / REF1 2
47 GND
REF2 3
46 IREF
VDDREF 4
45 RESET＃
X1 5
44 GND
X2 6
43 CPUCLKT1
7 GND
42 CPUCLKC1
** FS2 / PCICLK_F0 8
41 VDDCPU
** FS4 / PCICLK_F1 9
40 CPUCLKT0
PCICLK_F2 10
39 CPUCLKC0
11
38 GND
VDDpci
37 SRCCLKT
GND 12
36 SRCCLKC
^^ PCICLK0 13
14
35 VDD
PCICLK1
34 VttPWR_GD / PD ＃
PCICLK2 15
33 SDATA
PCICLK3 16
32 SCLK
VDDPCI 17
31 3V66_0
GND 18
19
30 3V66_1
PCICLK4
29 GND
PCICLK5 20
** Sel24_48 ＃ / 24_48MHz 21
28 VDD3V66
22
27 3V66_2
**FS3/48MHz_0
26 3V66_3 / VCH
48MHz_1 23
24
25 VDD48
GND
*此引脚有120K的上拉至VDD
**此引脚有120K下拉到GND
^^外部2.2K下拉电阻需要在这个引脚
ICS952607
48引脚SSOP
注： FS1和FS0等于英特尔CK409定义FSA和FSB ，
分别。
超前信息
文档包含在产品中形成或设计阶段的开发信息。特征数据和其他规格的设计目标。
ICS保留随时更改或恕不另行通知停止这些产品的权利。第三方的品牌和名称均为其各自所有者的财产。
集成
电路
系统公司
ICS952607
超前信息
引脚说明
针
#
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
引脚名称
*FS1/REF0
*FS0/REF1
REF2
VDDref
X1
X2
GND
**FS2/PCICLK_F0
**FS4/PCICLK_F1
PCICLK_F2
VDDpci
GND
^^PCICLK0
PCICLK1
PCICLK2
PCICLK3
VDDpci
GND
PCICLK4
PCICLK5
**Sel24_48#/24_48MHz
**FS3/48MHz_0
48MHz_1
GND
VDD48
3V66_3/VCH
3V66_2
VDD3V66
GND
3V66_1
3V66_0
SCLK
SDATA
VttPwr_GD / PD ＃
VDD
SRCCLKC
SRCCLKT
GND
CPUCLKC0
CPUCLKT0
VDDcpu
CPUCLKC1
CPUCLKT1
GND
RESET＃
IREF
GND
VDDA
PIN TYPE
I / O
I / O
OUT
PWR
IN
OUT
PWR
I / O
I / O
OUT
PWR
PWR
OUT
OUT
OUT
OUT
PWR
PWR
OUT
OUT
I / O
I / O
OUT
PWR
PWR
OUT
OUT
PWR
PWR
OUT
OUT
IN
I / O
IN
PWR
OUT
OUT
PWR
OUT
OUT
PWR
OUT
OUT
PWR
OUT
OUT
PWR
PWR
描述
频率选择锁存输入引脚/ 14.318 MHz的参考时钟。
频率选择锁存输入引脚/ 14.318 MHz的参考时钟。
14.318 MHz参考时钟。
参考文献， XTAL电源，标称3.3V
晶振输入，名义上14.318MHz 。
晶振输出，名义上14.318MHz
接地引脚。
频率选择锁存输入引脚/ 3.3V PCI自由运行的时钟输出。
频率选择锁存输入引脚/ 3.3V PCI自由运行的时钟输出。
自由运行PCI时钟不受PCI_STOP ＃ 。
电源为PCI时钟，标称3.3V
接地引脚。
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
电源为PCI时钟，标称3.3V
接地引脚。
PCI时钟输出。
PCI时钟输出。
选择锁存输入24 / 48MHz的输出/ 24 / 48MHz的时钟输出。 1 = 24MHz的，0 =
48MHz.
频率选择锁存输入引脚/固定48MHz的时钟输出。 3.3V
48MHz的时钟输出。
接地引脚。
功率为24 & 48MHz的输出缓冲器和固定PLL内核。
3.3V 66.66MHz时钟输出/ 48MHz的VCH时钟输出。
3.3V 66.66MHz时钟输出
电源引脚为3V66时钟。
接地引脚。
3.3V 66.66MHz时钟输出
3.3V 66.66MHz时钟输出
对I2C电路可承受5V时钟引脚
数据引脚为I2C电路， 5V容限
这个3.3V的LVTTL输入是用于确定何时锁存器的输入电平敏感频闪
是有效的，并准备进行采样。这是一个活跃的高输入端。 /异步
活性低的输入引脚，用于关闭该设备的电源，以进入低功率状态。
供电，标称3.3V
互补差分对S-ATA的支持时钟。
+/- 300ppm的要求的精度。
差分对S-ATA的支持真正的时钟。
+/- 300ppm的要求的精度。
接地引脚。
"Complementary"时钟的差分对CPU输出。这些都是当前模式
输出。外部电阻器所需的偏压。
"True"时钟的差分对CPU输出。这些都是当前模式的输出。
外部电阻器所需的偏压。
供应CPU时钟，标称3.3V
"Complementary"时钟的差分对CPU输出。这些都是当前模式
输出。外部电阻器所需的偏压。
"True"时钟的差分对CPU输出。这些都是当前模式的输出。
外部电阻器所需的偏压。
接地引脚。
实时系统复位信号的频率传动比的改变或看门狗定时器
超时。这个信号是低有效。
该引脚建立基准电流为CPUCLK的对。该引脚需要一个
固定精密电阻连接到地，以便建立相应的电流。
接地引脚。
3.3V电源为PLL内核。
0734—07/16/04
2
集成
电路
系统公司
ICS952607
超前信息
概述
ICS952607
是一个48引脚的时钟芯片下面的Intel CK409黄色封面规范。这个时钟合成器提供了一个单一
下一代英特尔P4处理器和英特尔芯片组芯片解决方案。
ICS952607
驱动用14.318MHz晶体。它
产生CPU输出高达200MHz 。它还提供了一个严密ppm的精度输出串行ATA suuport 。
该
ICS952607
是ICS时钟发生器和缓冲器一个全新的线叫做TCH （时序控制集线器）的一部分。这部分
采用了ICS的时钟最新技术，提供了更强大的特性和功能。采用使用了
串行可编程I
2
C接口，该器件可调节输出时钟通过配置频率设定，输出
分频比，选择理想的传播率，输出偏斜，输出强度，并启用/禁用每
独立的输出时钟。 M / N控制的可配置输出频率分辨率可达为0.1MHz增量。这部分还
通过ICS QuadROM提供128频率的选择
TM
技术作为一种替代品M / N编程。
框图
频率
分频器
PLL2
48MHz的（1： 0）
24_48MHz
X1
X2
XTAL
REF（ 2：0 ）
CPUCLKT （1： 0）
SCLK
SDATA
Vttpwrgd ＃
PD ＃
FS（ 4：0 ）
Sel24_48#
控制
逻辑
可编程
传播
PLL1
可编程
频率
分频器
CPUCLKC （1： 0）
停止
逻辑
SRCCLKT
SRCCLKC
3V66 (3:0)
PCICLK （ 5:0）
PCICLK_F （2 ：0）
RESET＃
I REF
电源组
引脚数
VDD
GND
4
7
28
29
11,17
12,18
35
38
41
44
48
47
25
24
描述
XTAL ，参考
3V66
PCICLK输出
SRCCLK输出
CPU输出
MCLK ，模拟CPU ， CPU的数字
48MHz的修正，修正数字，模拟修复
0734—07/16/04
3
集成
电路
系统公司
ICS952607
超前信息
可编程定时控制中心的下一代P4 处理器
推荐应用：
对于下一代P4处理器CK409标准时钟
输出特点：
2 - 0.7V电流模式差分的CPU对
1 - 0.7V电流模式差分SRC对
9 - PCI ，3个自由运行， 33MHz的
3 - REF ， 14.318MHz
3 - 3V66 ， 66.66MHz
1 - VCH / 3V66 ，可选的48MHz或66MHz的
2 - 48MHz的
1 - 24 / 48MHz的
关键的特定连接的阳离子：
CPU / SRC输出循环周期抖动<精度为125ps
3V66输出循环周期抖动< 250PS
PCI输出循环周期抖动< 250PS
+/-对CPU & SRC时钟300ppm的频率精度
特点/优势：
QuadRom
TM
频率选择。
可编程输出频率。
可编程异步3V66&PCI频率。
可编程输出分频比。
可编程输出上升/下降时间。
可编程输出歪斜。
可编程扩频百分比EMI控制。
看门狗定时器技术来重置系统，如果系统
故障。
可编程看门狗安全的频率。
支持的I2C索引读/写和块读/写
操作。
使用外部14.318MHz的参考输入。
支持紧ppm的精度的时钟串行ATA
支持扩频调制， 0至-0.5 ％
向下蔓延和+/- 0.25 ％传播中心
支持CPU CLKS高达400MHz
的功能
位4位3位2位1位0 CPU
FS3 FS4 FS2 FS1 FS0兆赫
100.00
0
0
0
0
0
200.00
0
0
0
0
1
133.33
0
0
0
1
0
166.67
0
0
0
1
1
0
0
1
0
0
200.00
0
0
1
0
1
400.00
0
0
1
1
0
266.67
0
0
1
1
1
333.33
100.99
0
1
0
0
0
201.98
0
1
0
0
1
134.65
0
1
0
1
0
168.31
0
1
0
1
1
1
115.00
0
1
0
0
230.00
0
1
1
0
1
153.33
0
1
1
1
0
191.67
0
1
1
1
1
1
100.00
0
0
0
0
200.00
1
0
0
0
1
133.33
1
0
0
1
0
166.67
1
0
0
1
1
0
1
0
0
200.00
1
400.00
1
0
1
0
1
266.67
1
0
1
1
0
333.33
1
0
1
1
1
105.00
1
1
0
0
0
210.00
1
1
0
0
1
140.00
1
1
0
1
0
175.00
1
1
0
1
1
1
110.00
1
1
0
0
220.00
1
1
1
0
1
146.66
1
1
1
1
0
1
1
1
1
1
183.34
0734—07/16/04
引脚配置
AGP
兆赫
66.66
66.66
66.66
66.66
66.66
66.66
66.66
66.66
67.33
67.33
67.33
67.32
76.66
76.66
76.66
76.66
66.66
66.66
66.66
71.43
66.66
66.66
66.66
66.66
69.99
69.99
69.99
69.99
73.33
73.33
73.33
73.33
PCI
兆赫
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.33
33.66
33.66
33.66
33.66
38.33
38.33
38.33
38.33
33.33
33.33
33.33
35.71
33.33
33.33
33.33
33.33
35.00
35.00
35.00
35.00
36.66
36.66
36.66
36.66
* FS1 / REF0 1
48 VDDA
* FS0 / REF1 2
47 GND
REF2 3
46 IREF
VDDREF 4
45 RESET＃
X1 5
44 GND
X2 6
43 CPUCLKT1
7 GND
42 CPUCLKC1
** FS2 / PCICLK_F0 8
41 VDDCPU
** FS4 / PCICLK_F1 9
40 CPUCLKT0
PCICLK_F2 10
39 CPUCLKC0
11
38 GND
VDDpci
37 SRCCLKT
GND 12
36 SRCCLKC
^^ PCICLK0 13
14
35 VDD
PCICLK1
34 VttPWR_GD / PD ＃
PCICLK2 15
33 SDATA
PCICLK3 16
32 SCLK
VDDPCI 17
31 3V66_0
GND 18
19
30 3V66_1
PCICLK4
29 GND
PCICLK5 20
** Sel24_48 ＃ / 24_48MHz 21
28 VDD3V66
22
27 3V66_2
**FS3/48MHz_0
26 3V66_3 / VCH
48MHz_1 23
24
25 VDD48
GND
*此引脚有120K的上拉至VDD
**此引脚有120K下拉到GND
^^外部2.2K下拉电阻需要在这个引脚
ICS952607
48引脚SSOP
注： FS1和FS0等于英特尔CK409定义FSA和FSB ，
分别。
超前信息
文档包含在产品中形成或设计阶段的开发信息。特征数据和其他规格的设计目标。
ICS保留随时更改或恕不另行通知停止这些产品的权利。第三方的品牌和名称均为其各自所有者的财产。
集成
电路
系统公司
ICS952607
超前信息
引脚说明
针
#
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
引脚名称
*FS1/REF0
*FS0/REF1
REF2
VDDref
X1
X2
GND
**FS2/PCICLK_F0
**FS4/PCICLK_F1
PCICLK_F2
VDDpci
GND
^^PCICLK0
PCICLK1
PCICLK2
PCICLK3
VDDpci
GND
PCICLK4
PCICLK5
**Sel24_48#/24_48MHz
**FS3/48MHz_0
48MHz_1
GND
VDD48
3V66_3/VCH
3V66_2
VDD3V66
GND
3V66_1
3V66_0
SCLK
SDATA
VttPwr_GD / PD ＃
VDD
SRCCLKC
SRCCLKT
GND
CPUCLKC0
CPUCLKT0
VDDcpu
CPUCLKC1
CPUCLKT1
GND
RESET＃
IREF
GND
VDDA
PIN TYPE
I / O
I / O
OUT
PWR
IN
OUT
PWR
I / O
I / O
OUT
PWR
PWR
OUT
OUT
OUT
OUT
PWR
PWR
OUT
OUT
I / O
I / O
OUT
PWR
PWR
OUT
OUT
PWR
PWR
OUT
OUT
IN
I / O
IN
PWR
OUT
OUT
PWR
OUT
OUT
PWR
OUT
OUT
PWR
OUT
OUT
PWR
PWR
描述
频率选择锁存输入引脚/ 14.318 MHz的参考时钟。
频率选择锁存输入引脚/ 14.318 MHz的参考时钟。
14.318 MHz参考时钟。
参考文献， XTAL电源，标称3.3V
晶振输入，名义上14.318MHz 。
晶振输出，名义上14.318MHz
接地引脚。
频率选择锁存输入引脚/ 3.3V PCI自由运行的时钟输出。
频率选择锁存输入引脚/ 3.3V PCI自由运行的时钟输出。
自由运行PCI时钟不受PCI_STOP ＃ 。
电源为PCI时钟，标称3.3V
接地引脚。
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
电源为PCI时钟，标称3.3V
接地引脚。
PCI时钟输出。
PCI时钟输出。
选择锁存输入24 / 48MHz的输出/ 24 / 48MHz的时钟输出。 1 = 24MHz的，0 =
48MHz.
频率选择锁存输入引脚/固定48MHz的时钟输出。 3.3V
48MHz的时钟输出。
接地引脚。
功率为24 & 48MHz的输出缓冲器和固定PLL内核。
3.3V 66.66MHz时钟输出/ 48MHz的VCH时钟输出。
3.3V 66.66MHz时钟输出
电源引脚为3V66时钟。
接地引脚。
3.3V 66.66MHz时钟输出
3.3V 66.66MHz时钟输出
对I2C电路可承受5V时钟引脚
数据引脚为I2C电路， 5V容限
这个3.3V的LVTTL输入是用于确定何时锁存器的输入电平敏感频闪
是有效的，并准备进行采样。这是一个活跃的高输入端。 /异步
活性低的输入引脚，用于关闭该设备的电源，以进入低功率状态。
供电，标称3.3V
互补差分对S-ATA的支持时钟。
+/- 300ppm的要求的精度。
差分对S-ATA的支持真正的时钟。
+/- 300ppm的要求的精度。
接地引脚。
"Complementary"时钟的差分对CPU输出。这些都是当前模式
输出。外部电阻器所需的偏压。
"True"时钟的差分对CPU输出。这些都是当前模式的输出。
外部电阻器所需的偏压。
供应CPU时钟，标称3.3V
"Complementary"时钟的差分对CPU输出。这些都是当前模式
输出。外部电阻器所需的偏压。
"True"时钟的差分对CPU输出。这些都是当前模式的输出。
外部电阻器所需的偏压。
接地引脚。
实时系统复位信号的频率传动比的改变或看门狗定时器
超时。这个信号是低有效。
该引脚建立基准电流为CPUCLK的对。该引脚需要一个
固定精密电阻连接到地，以便建立相应的电流。
接地引脚。
3.3V电源为PLL内核。
0734—07/16/04
2
集成
电路
系统公司
ICS952607
超前信息
概述
ICS952607
是一个48引脚的时钟芯片下面的Intel CK409黄色封面规范。这个时钟合成器提供了一个单一
下一代英特尔P4处理器和英特尔芯片组芯片解决方案。
ICS952607
驱动用14.318MHz晶体。它
产生CPU输出高达200MHz 。它还提供了一个严密ppm的精度输出串行ATA suuport 。
该
ICS952607
是ICS时钟发生器和缓冲器一个全新的线叫做TCH （时序控制集线器）的一部分。这部分
采用了ICS的时钟最新技术，提供了更强大的特性和功能。采用使用了
串行可编程I
2
C接口，该器件可调节输出时钟通过配置频率设定，输出
分频比，选择理想的传播率，输出偏斜，输出强度，并启用/禁用每
独立的输出时钟。 M / N控制的可配置输出频率分辨率可达为0.1MHz增量。这部分还
通过ICS QuadROM提供128频率的选择
TM
技术作为一种替代品M / N编程。
框图
频率
分频器
PLL2
48MHz的（1： 0）
24_48MHz
X1
X2
XTAL
REF（ 2：0 ）
CPUCLKT （1： 0）
SCLK
SDATA
Vttpwrgd ＃
PD ＃
FS（ 4：0 ）
Sel24_48#
控制
逻辑
可编程
传播
PLL1
可编程
频率
分频器
CPUCLKC （1： 0）
停止
逻辑
SRCCLKT
SRCCLKC
3V66 (3:0)
PCICLK （ 5:0）
PCICLK_F （2 ：0）
RESET＃
I REF
电源组
引脚数
VDD
GND
4
7
28
29
11,17
12,18
35
38
41
44
48
47
25
24
描述
XTAL ，参考
3V66
PCICLK输出
SRCCLK输出
CPU输出
MCLK ，模拟CPU ， CPU的数字
48MHz的修正，修正数字，模拟修复
0734—07/16/04
3
QQ：2881677436 复制
