添加收藏夹  设为首页  深圳服务热线：13751165337  13692101218
Pdf资料  |  热门库存  |  IC详细资料  |  网站地图
IC供应 PDF资料 非IC供应
51电子网联系电话：13751165337
首页
供应信息
求购信息
非IC专区
技术资料
电子资讯
招聘中心
会展信息 51旺铺 会员中心
位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第294页 > ICS950905
集成
电路
系统公司
ICS950905
超前信息
可编程定时控制中心为P4
推荐应用：
VIA P4X266芯片组， PC133或DDR内存。
输出特点：
2 - 一对差分CPU时钟@ 3.3V
1 - 对差分推挽CPU_CS时钟@ 2.5V
3 - AGP @ 3.3V
9 - PCI 3.3V @
1 IOAPIC @ 2.5V
1 - 为48MHz @ 3.3V固定
1 - 24_48MHz @ 3.3V
1 - REF @ 3.3V ， 14.318MHz
特点/优势：
可编程输出频率。
可编程输出分频比。
可编程输出上升/下降时间。
可编程输出歪斜。
可编程扩频百分比EMI控制。
看门狗定时器技术来重置系统
如果系统出现故障。
可编程看门狗安全的频率。
我支持
2
C索引读/写和块读/写
操作。
对于DDR和或PC133 SDRAM系统中使用ICS93718
作为存储器缓冲区。
使用外部14.318MHz晶振。
关键的特定连接的阳离子：
CPU_CS - CPU0 ： < ± 250PS
CPU_CS - AGP ： < ± 250PS
PCI - PCI ： <500ps
CPU - PCI ：最小= 1.0ns ，典型值= 2.0ns ，最高= 4.0ns
引脚配置
**SEL24_48/REF0
VDDref
GND
X1
X2
VDD48
*FS3/48MHz
*FS2/24_48MHz
GND
*FS0/PCICLK_F
**FS1/PCICLK0
*MULTI_SEL/PCICLK1
GND
*WDTB/PCICLK2
**WDEN/PCICLK3
VDDpci
PCICLK4
PCICLK5
PCICLK6
GND
PCICLK7
* PD ＃
AGPCLK0
VddAGP
1
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VddLAPIC
GND
N / C
IOAPIC
GND
VDDCPU_PP （ 2.5V ）
CPUCLK_PPT
CPUCLK_PPC
CPUCLKT_0
CPUCLKC_0
VDDCPU （ 3.3V ）
I REF
GND
CPUCLKT_1
CPUCLKC_1
VTT_PWRGD ＃
CPU_STOP ＃ *
PCI_STOP ＃ *
RESET＃
SDATA
SCLK
AGPCLK2
AGPCLK1
GND
48引脚300mil的SSOP
1.这些输出具有2X驱动力。
*这些输入具有内部上拉电阻
的120K到VDD
**这些输入有一个内部下拉至GND
频率表
FS 3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
FS 2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
FS 1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
董事会目标
跟踪/术语Z-
50欧姆
50欧姆
ICS950905
FS 0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
CPUCLK
兆赫
160.00
164.00
166.60
170.00
175.00
180.00
185.00
190.00
66.80
100.90
133.60
200.40
66.60
100.00
200.00
133.30
AGP
兆赫
80.00
82.00
66.60
68.00
70.00
72.00
74.00
76.00
66.80
67.27
66.80
66.80
66.60
66.60
68.60
68.60
产量
当前
IOH = 4 * I REF
IOH = 6 * I REF
PCICLK
兆赫
40.00
41.00
33.30
34.00
35.00
36.00
37.00
38.00
33.40
33.63
33.40
33.40
32.30
33.30
33.30
33.30
框图
PLL2
/2
X1
X2
XTAL
OSC
PLL1
传播
SPECTRUM
48MHz
24_48MHz
REF0
中央处理器
Divder
停止
CPUCLKT_ （1： 0）
CPUCLKC_ （1： 0）
CPUCLK_PPT
CPUCLK_PPC
IOAPIC
中央处理器
Divder
停止
SEL24_48
SDATA
SCLK
FS（ 3：0 ）
PD ＃
PCI_STOP ＃
CPU_STOP ＃
MULTI_SEL
VTT_PWRGD ＃
WDEN
WDTB
控制
逻辑
IOAPIC
Divder
PCI
Divder
停止
PCICLK （ 7 ： 0 ）
PCICLK_F
CONFIG 。
注册。
AGP
Divder
3
AGPCLK （2 ：0）
RESET＃
I REF
MULTISEL0
参考R，
IREF =
V
DD
/(3*Rr)
Rr = 221 1%,
IREF = 5.00毫安
Rr = 475 1%,
IREF = 2.32毫安
VOH @ Z
0
1
1.0V @ 50
0.7V @ 50
950905冯 - 01年11月26日
超前信息
文档包含在产品中形成或设计阶段的开发信息。特征数据和其他规格的设计目标。
ICS保留随时更改或恕不另行通知停止这些产品的权利。第三方的品牌和名称均为其各自所有者的财产。
集成
电路
系统公司
ICS950905
超前信息
概述
该
ICS950905
对于使用VIA P4X266芯片组， PC133或DDR内存台式机设计的单芯片时钟解决方案。
与PC133或DDR内存。当与一个扇出缓冲器使用诸如ICS93712 ， ICS93715或ICS93718提供了所有
必要的时钟信号，用于这样的系统。
该
ICS950905
是ICS时钟发生器和缓冲器一个全新的线叫做TCH （时序控制集线器）的一部分。这部分
采用了ICS的时钟最新技术，提供了更强大的特性和功能。采用使用了
串行可编程I
2
C接口，该器件可调节输出时钟通过配置频率设定，输出
分频比，选择理想的传播率，输出偏斜，输出强度，并启用/禁用每
独立的输出时钟。 M / N控制的可配置输出频率分辨率可达为0.1MHz增量。
引脚说明
P IN NUM为r
1
REF0
2, 6, 16, 24, 38
4
5
VDD
X1
X2
F S3
7
48M赫兹
FS2
8
24_48M赫兹
3, 9, 13, 20, 25,
36, 44, 47
10
摹ND
FS0
PCI CLK_F
11
FS1
PCI CLK0
14
WDTB
PCI CLK2
WDEN
PCI CLK3
21, 19, 18, 17
22
27, 26, 23
28
29
30
33
34, 39
35, 40
37
41
42
43
45
46
48
PCI CLK （7： 4）
PD ＃
股份公司的P（ 2：0 ）
SCLK
SDATA
RESET＃
VTT_PWRGD ＃
CPUCLKC_ （1： 0）
CPUCLKT_ （1： 0）
I REF
CPUCLK_PPC
CPUCLK_PPT
VDDCPU_PP （ 2.5V ）
IOAPIC
N / C
VDDLAPI
UT
PW
IN
UT
IN
UT
IN
UT
IN
UT
UT
IN
UT
IN
I / O
UT
IN
UT
UT
OUT
OUT
OUT
PWR
OUT
-
PWR
可以选择24或48M赫兹放出来。
摹 ound销F或3. 3V电源。
逻辑输入，由于F R equency选择位。我NPUT纬度地交付于上POW ER 。
3. 3V神父EE unning PCI时钟输出放
逻辑输入，由于F R equency选择位。我NPUT纬度地交付于上POW ER 。
3. 3V PCI时钟输出放。
屈CH狗狗T IME基地选择输入。 1 = 290 MS / ST EP ; 0 = 580 MS / ST EP 。
3. 3V PCI时钟输出放。
喀拉DW AR E启用的W底CH狗CIR扣器。高清行凶SAF 由于F R equency为100M赫兹。 0 = WD禁用; 1 = WD
启用。这是一个纬度声道输入。
3. 3V PCI时钟输出放。
3. 3V PCI时钟输出放秒。
Asynchr onous香港专业教育学院的行为习惯用的电陶NT他装置INT OA低POW ER ST达E低输入引脚。该
诠释呃最终钟表AR é残疾人和T他VCO和T他CR YST人AR é ST获得OP 。 T他战俘的纬度ency器
道琼斯瓦特生病不能吃GR呃吨汉为3ms 。
AG P出来把s高清独立非执行董事为2× PCI 。这些可能不是ST获得OP 。
时钟引脚用于I
2
电路5V容限。
数据引脚用于I
2
电路5V容限。
实时系统复位信号的频率值或看门狗超时蒂默。这个信号是低有效。
这个3.3V的LVTTL输入是用于确定何时FS的一电平敏感选通（ 3：0 ）和MULTSEL输入
是有效的，并准备进行采样（低有效）。
"Complementory"时钟的差分对CPU输出。这些电流输出和外部
电阻器所需的偏压。
"True"时钟的差分对CPU输出。这些电流输出和外部电阻
所需的电压偏置。
该引脚EST ablishes T他 EF呃ENCE小人耳鼻喉科F或T他CPUCLK对秒。该引脚 equir ES A F ixed公关ecision
ESIST或T IED遗传资源ound或DER到美国东部时间ablish T他行驶约OPR IAT ê CUR ENT 。
的差分对CPU输出Complementory""时钟。这些都是2.5V推挽输出。
True""时钟的差分对CPU输出。这些都是2.5V推挽输出。
电源CPUCLK_CS输出2.5V 。
2.5V时钟输出
没有任何连接到这个引脚。
电源APIC时钟2.5V 。
UT
IN
3. 3V固定的48M Hz的时钟放出来。 。
逻辑输入，由于F R equency选择位。我NPUT纬度地交付于上POW ER 。
UT
PW
IN
UT
IN
3. 3V ， 14 318M Hz的 EF呃ENCE钟放出来。
3. 3V的电源。
铬YST人输入，具有INT呃最终负载上限（ 33pF的）和f eedback ESIST或FR OM X2 。
铬YST人放出来，名义上14. 318M Hz的。有整型呃最终负载上限（ 33pF的） 。
逻辑输入，由于F R equency选择位。我NPUT纬度地交付于上POW ER 。
P in南ê
SEL 2 4 _ 4 8
牛逼YPE
IN
DE S CRIP牛逼IO
纬度慧聪输入选择s EIT她24或48M赫兹放出来。 0 = 24M赫兹; 1 = 68M赫兹。
15
第三方的品牌和名称均为其各自所有者的财产。
2
集成
电路
系统公司
ICS950905
超前信息
一般我
2
C串行接口信息
如何写：
控制器（主机）发送一个起始位。
控制器（主机）发送写地址D2
(H)
ICS时钟将
应答
控制器（主机）发送起始字节位置= N
ICS时钟将
应答
控制器（主机）发送的数据的字节计数= X
ICS时钟将
应答
控制器（主机）开始发送
字节n通过
字节N + X -1
（见注2 ）
ICS时钟将
应答
每个字节
一次一个地
控制器（主机）发送一个停止位
如何阅读：
控制器（主机）将发送起始位。
控制器（主机）发送写地址D2
(H)
ICS时钟将
应答
控制器（主机）发送开始时字节
位置= N
ICS时钟将
应答
控制器（主机）将派遣一个独立的起始位。
控制器（主机）发出读地址D3
(H)
ICS时钟将
应答
ICS时钟将发送数据字节数= X
ICS时钟发送
字节N + X -1
ICS时钟发送
字节0至字节X（如果X
(H)
被写入字节8 ）
.
控制器（主机）需要确认每个字节
Controllor （主机）将发送一个不应答位
控制器（主机）将发送一个停止位
索引块写操作
控制器（主机）
开始位
T
从地址D2
(H)
WR
写
起始字节= N
确认
数据字节数= X
确认
开始的字节n
确认
X字节
ICS （从/接收器）
索引块读操作
控制器（主机）
T
开始位
从地址D2
(H)
WR
写
起始字节= N
确认
RT
重复启动
从地址D3
(H)
RD
读
确认
数据字节数= X
确认
开始的字节n
确认
X字节
ICS （从/接收器）
确认
确认
字节N + X - 1
确认
P
停止位
字节N + X - 1
N
P
无应答
停止位
*请参阅下页的注意事项
.
第三方的品牌和名称均为其各自所有者的财产。
3
集成
电路
系统公司
ICS950905
超前信息
字节0 ：功能和频率选择寄存器（默认值= 0 ）
位
Bit2
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0-
1-
0-
1-
0-
1-
描述
位7位6位5位4 CPUCLK AGPCLK PCICLK
兆赫
兆赫
兆赫
FS3 FS2 FS1 FS0
流传％
PWD
位
(2,7:4)
第3位
第1位
位0
0
0
0
0
102.00
68.00
34.00
+/- 0.30 ％传播中心
0
0
0
1
105.00
70.00
35.00
+/- 0.30 ％传播中心
0
0
1
0
108.00
72.00
36.00
+/- 0.30 ％传播中心
0
0
1
1
111.00
74.00
27.00
+/- 0.30 ％传播中心
0
1
0
0
114.00
76.00
38.00
+/- 0.30 ％传播中心
0
1
0
1
117.00
78.00
39.00
+/- 0.30 ％传播中心
0
1
1
0
120.00
80.00
40.00
+/- 0.30 ％传播中心
0
1
1
1
123.00
82.00
41.00
+/- 0.30 ％传播中心
1
0
0
0
126.00
72.00
36.00
+/- 0.30 ％传播中心
1
0
0
1
130.00
74.30
37.10
+/- 0.30 ％传播中心
1
0
1
0
133.90
66.95
33.48
+/- 0.30 ％传播中心
1
0
1
1
140.00
70.00
35.00
+/- 0.30 ％传播中心
1
1
0
0
144.00
72.00
36.00
+/- 0.30 ％传播中心
1
1
0
1
148.00
74.00
37.00
+/- 0.30 ％传播中心
1
1
1
0
152.00
76.00
38.00
+/- 0.30 ％传播中心
1
1
1
1
156.00
78.00
39.00
+/- 0.30 ％传播中心
0
0
0
0
160.00
80.00
40.00
+/- 0.30 ％传播中心
0
0
0
1
164.00
82.00
41.00
+/- 0.30 ％传播中心
0
0
1
0
166.60
66.60
33.30
+/- 0.30 ％传播中心
0
0
1
1
170.00
68.00
34.00
+/- 0.30 ％传播中心
0
1
0
0
175.00
70.00
35.00
+/- 0.50 ％传播中心
0
1
0
1
180.00
72.00
36.00
+/- 0.50 ％传播中心
0
1
1
0
185.00
74.00
37.00
+/- 0.50 ％传播中心
0
1
1
1
190.00
76.00
38.00
+/- 0.30 ％传播中心
1
0
0
0
66.80
66.80
33.40
+/- 0.30 ％传播中心
1
0
0
1
100.90
67.27
33.63
+/- 0.30 ％传播中心
1
0
1
0
133.60
66.80
33.40
+/- 0.30 ％传播中心
1
0
1
1
200.40
66.80
33.40
+/- 0.30 ％传播中心
1
1
0
0
66.60
66.60
32.30
0 - 0.6 ％向下蔓延
1
1
0
1
100.00
66.60
33.30
0 - 0.6 ％向下蔓延
1
1
1
0
200.00
68.60
33.30
0 - 0.6 ％向下蔓延
1
1
1
1
133.30
68.60
33.30
0 - 0.6 ％向下蔓延
频率的选择由硬件选择，输入锁存和位2的设置。
频率选择位2,7 ： 4
正常
扩频启用
看门狗安全的频率将被锁存输入选择
看门狗安全的频率将字节编程10位（ 4 ： 0 ）
1xxxx
0
1
0
注意事项：
1.默认上电时将用于锁存逻辑输入来定义的频率，所显示的位3 。
第三方的品牌和名称均为其各自所有者的财产。
4
集成
电路
系统公司
ICS950905
超前信息
字节1 ： CPU有效/无效注册
（ 1 =允许， 0 =禁用）
位
Bit7
Bit6
Bit5
Bit4
Bit3
Bit2
Bit1
Bit0
针＃
-
10
-
-
-
35, 34
40, 39
42, 41
PWD
1
1
1
1
0
1
1
1
描述
（保留）
PCICLK_F （有效/无效）
（保留）
（保留）
CPUCLKT / C_CS 1X / 2X强度（ 1 = 2X ， 0 = 1X ）
CPUCLKT / C1 （有效/无效）
CPUCLKT / C0 （有效/无效）
CPUCLKT / C_CS （有效/无效）
字节2 ： PCI有效/无效注册
（ 1 =允许， 0 =禁用）
位
Bit7
Bit6
Bit5
Bit4
Bit3
Bit2
Bit1
Bit0
针＃
21
19
18
17
15
14
12
11
PWD
1
1
1
1
1
1
1
1
描述
PCICLK7
PCICLK6
PCICLK5
PCICLK4
PCICLK3
PCICLK2
PCICLK1
PCICLK0
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
字节3 ：有效/无效注册
（ 1 =允许， 0 =禁用）
位
Bit7
Bit6
Bit5
Bit4
Bit3
Bit2
Bit1
Bit0
针＃
-
1
-
-
45
23
26
27
PWD
1
1
1
-
1
1
1
1
描述
版权所有
SEL 24_48 ， 0 = 24MHz的1 = 48MHz的
（保留）
（保留）
IOAPIC 1
AGPCLK 0
AGPCLK 1
AGPCLK 2
字节4 ：频率选择有效/无效注册
（ 1 =允许， 0 =禁用）
位
碧T 7
碧T 6
碧吨5
碧吨4
双T第3
双向吨2
双向吨1
双向吨0
针＃
-
-
-
-
7
8
-
1
PWD
X
X
X
X
1
1
X
1
描述
锁存FS3 ＃
锁存FS2 ＃
锁存FS1 ＃
锁存FS0 ＃
为48MHz （有效/无效）
24_48MHz （有效/无效）
WDEN （回读）
REF （有效/无效）
第三方的品牌和名称均为其各自所有者的财产。
5
集成
电路
系统公司
ICS950905
超前信息
可编程定时控制中心为P4
推荐应用：
VIA P4X266芯片组， PC133或DDR内存。
输出特点：
2 - 一对差分CPU时钟@ 3.3V
1 - 对差分推挽CPU_CS时钟@ 2.5V
3 - AGP @ 3.3V
9 - PCI 3.3V @
1 IOAPIC @ 2.5V
1 - 为48MHz @ 3.3V固定
1 - 24_48MHz @ 3.3V
1 - REF @ 3.3V ， 14.318MHz
特点/优势：
可编程输出频率。
可编程输出分频比。
可编程输出上升/下降时间。
可编程输出歪斜。
可编程扩频百分比EMI控制。
看门狗定时器技术来重置系统
如果系统出现故障。
可编程看门狗安全的频率。
我支持
2
C索引读/写和块读/写
操作。
对于DDR和或PC133 SDRAM系统中使用ICS93718
作为存储器缓冲区。
使用外部14.318MHz晶振。
关键的特定连接的阳离子：
CPU_CS - CPU0 ： < ± 250PS
CPU_CS - AGP ： < ± 250PS
PCI - PCI ： <500ps
CPU - PCI ：最小= 1.0ns ，典型值= 2.0ns ，最高= 4.0ns
引脚配置
**SEL24_48/REF0
VDDref
GND
X1
X2
VDD48
*FS3/48MHz
*FS2/24_48MHz
GND
*FS0/PCICLK_F
**FS1/PCICLK0
*MULTI_SEL/PCICLK1
GND
*WDTB/PCICLK2
**WDEN/PCICLK3
VDDpci
PCICLK4
PCICLK5
PCICLK6
GND
PCICLK7
* PD ＃
AGPCLK0
VddAGP
1
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VddLAPIC
GND
N / C
IOAPIC
GND
VDDCPU_PP （ 2.5V ）
CPUCLK_PPT
CPUCLK_PPC
CPUCLKT_0
CPUCLKC_0
VDDCPU （ 3.3V ）
I REF
GND
CPUCLKT_1
CPUCLKC_1
VTT_PWRGD ＃
CPU_STOP ＃ *
PCI_STOP ＃ *
RESET＃
SDATA
SCLK
AGPCLK2
AGPCLK1
GND
48引脚300mil的SSOP
1.这些输出具有2X驱动力。
*这些输入具有内部上拉电阻
的120K到VDD
**这些输入有一个内部下拉至GND
频率表
FS 3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
FS 2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
FS 1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
董事会目标
跟踪/术语Z-
50欧姆
50欧姆
ICS950905
FS 0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
CPUCLK
兆赫
160.00
164.00
166.60
170.00
175.00
180.00
185.00
190.00
66.80
100.90
133.60
200.40
66.60
100.00
200.00
133.30
AGP
兆赫
80.00
82.00
66.60
68.00
70.00
72.00
74.00
76.00
66.80
67.27
66.80
66.80
66.60
66.60
68.60
68.60
产量
当前
IOH = 4 * I REF
IOH = 6 * I REF
PCICLK
兆赫
40.00
41.00
33.30
34.00
35.00
36.00
37.00
38.00
33.40
33.63
33.40
33.40
32.30
33.30
33.30
33.30
框图
PLL2
/2
X1
X2
XTAL
OSC
PLL1
传播
SPECTRUM
48MHz
24_48MHz
REF0
中央处理器
Divder
停止
CPUCLKT_ （1： 0）
CPUCLKC_ （1： 0）
CPUCLK_PPT
CPUCLK_PPC
IOAPIC
中央处理器
Divder
停止
SEL24_48
SDATA
SCLK
FS（ 3：0 ）
PD ＃
PCI_STOP ＃
CPU_STOP ＃
MULTI_SEL
VTT_PWRGD ＃
WDEN
WDTB
控制
逻辑
IOAPIC
Divder
PCI
Divder
停止
PCICLK （ 7 ： 0 ）
PCICLK_F
CONFIG 。
注册。
AGP
Divder
3
AGPCLK （2 ：0）
RESET＃
I REF
MULTISEL0
参考R，
IREF =
V
DD
/(3*Rr)
Rr = 221 1%,
IREF = 5.00毫安
Rr = 475 1%,
IREF = 2.32毫安
VOH @ Z
0
1
1.0V @ 50
0.7V @ 50
950905冯 - 01年11月26日
超前信息
文档包含在产品中形成或设计阶段的开发信息。特征数据和其他规格的设计目标。
ICS保留随时更改或恕不另行通知停止这些产品的权利。第三方的品牌和名称均为其各自所有者的财产。
集成
电路
系统公司
ICS950905
超前信息
概述
该
ICS950905
对于使用VIA P4X266芯片组， PC133或DDR内存台式机设计的单芯片时钟解决方案。
与PC133或DDR内存。当与一个扇出缓冲器使用诸如ICS93712 ， ICS93715或ICS93718提供了所有
必要的时钟信号，用于这样的系统。
该
ICS950905
是ICS时钟发生器和缓冲器一个全新的线叫做TCH （时序控制集线器）的一部分。这部分
采用了ICS的时钟最新技术，提供了更强大的特性和功能。采用使用了
串行可编程I
2
C接口，该器件可调节输出时钟通过配置频率设定，输出
分频比，选择理想的传播率，输出偏斜，输出强度，并启用/禁用每
独立的输出时钟。 M / N控制的可配置输出频率分辨率可达为0.1MHz增量。
引脚说明
P IN NUM为r
1
REF0
2, 6, 16, 24, 38
4
5
VDD
X1
X2
F S3
7
48M赫兹
FS2
8
24_48M赫兹
3, 9, 13, 20, 25,
36, 44, 47
10
摹ND
FS0
PCI CLK_F
11
FS1
PCI CLK0
14
WDTB
PCI CLK2
WDEN
PCI CLK3
21, 19, 18, 17
22
27, 26, 23
28
29
30
33
34, 39
35, 40
37
41
42
43
45
46
48
PCI CLK （7： 4）
PD ＃
股份公司的P（ 2：0 ）
SCLK
SDATA
RESET＃
VTT_PWRGD ＃
CPUCLKC_ （1： 0）
CPUCLKT_ （1： 0）
I REF
CPUCLK_PPC
CPUCLK_PPT
VDDCPU_PP （ 2.5V ）
IOAPIC
N / C
VDDLAPI
UT
PW
IN
UT
IN
UT
IN
UT
IN
UT
UT
IN
UT
IN
I / O
UT
IN
UT
UT
OUT
OUT
OUT
PWR
OUT
-
PWR
可以选择24或48M赫兹放出来。
摹 ound销F或3. 3V电源。
逻辑输入，由于F R equency选择位。我NPUT纬度地交付于上POW ER 。
3. 3V神父EE unning PCI时钟输出放
逻辑输入，由于F R equency选择位。我NPUT纬度地交付于上POW ER 。
3. 3V PCI时钟输出放。
屈CH狗狗T IME基地选择输入。 1 = 290 MS / ST EP ; 0 = 580 MS / ST EP 。
3. 3V PCI时钟输出放。
喀拉DW AR E启用的W底CH狗CIR扣器。高清行凶SAF 由于F R equency为100M赫兹。 0 = WD禁用; 1 = WD
启用。这是一个纬度声道输入。
3. 3V PCI时钟输出放。
3. 3V PCI时钟输出放秒。
Asynchr onous香港专业教育学院的行为习惯用的电陶NT他装置INT OA低POW ER ST达E低输入引脚。该
诠释呃最终钟表AR é残疾人和T他VCO和T他CR YST人AR é ST获得OP 。 T他战俘的纬度ency器
道琼斯瓦特生病不能吃GR呃吨汉为3ms 。
AG P出来把s高清独立非执行董事为2× PCI 。这些可能不是ST获得OP 。
时钟引脚用于I
2
电路5V容限。
数据引脚用于I
2
电路5V容限。
实时系统复位信号的频率值或看门狗超时蒂默。这个信号是低有效。
这个3.3V的LVTTL输入是用于确定何时FS的一电平敏感选通（ 3：0 ）和MULTSEL输入
是有效的，并准备进行采样（低有效）。
"Complementory"时钟的差分对CPU输出。这些电流输出和外部
电阻器所需的偏压。
"True"时钟的差分对CPU输出。这些电流输出和外部电阻
所需的电压偏置。
该引脚EST ablishes T他 EF呃ENCE小人耳鼻喉科F或T他CPUCLK对秒。该引脚 equir ES A F ixed公关ecision
ESIST或T IED遗传资源ound或DER到美国东部时间ablish T他行驶约OPR IAT ê CUR ENT 。
的差分对CPU输出Complementory""时钟。这些都是2.5V推挽输出。
True""时钟的差分对CPU输出。这些都是2.5V推挽输出。
电源CPUCLK_CS输出2.5V 。
2.5V时钟输出
没有任何连接到这个引脚。
电源APIC时钟2.5V 。
UT
IN
3. 3V固定的48M Hz的时钟放出来。 。
逻辑输入，由于F R equency选择位。我NPUT纬度地交付于上POW ER 。
UT
PW
IN
UT
IN
3. 3V ， 14 318M Hz的 EF呃ENCE钟放出来。
3. 3V的电源。
铬YST人输入，具有INT呃最终负载上限（ 33pF的）和f eedback ESIST或FR OM X2 。
铬YST人放出来，名义上14. 318M Hz的。有整型呃最终负载上限（ 33pF的） 。
逻辑输入，由于F R equency选择位。我NPUT纬度地交付于上POW ER 。
P in南ê
SEL 2 4 _ 4 8
牛逼YPE
IN
DE S CRIP牛逼IO
纬度慧聪输入选择s EIT她24或48M赫兹放出来。 0 = 24M赫兹; 1 = 68M赫兹。
15
第三方的品牌和名称均为其各自所有者的财产。
2
集成
电路
系统公司
ICS950905
超前信息
一般我
2
C串行接口信息
如何写：
控制器（主机）发送一个起始位。
控制器（主机）发送写地址D2
(H)
ICS时钟将
应答
控制器（主机）发送起始字节位置= N
ICS时钟将
应答
控制器（主机）发送的数据的字节计数= X
ICS时钟将
应答
控制器（主机）开始发送
字节n通过
字节N + X -1
（见注2 ）
ICS时钟将
应答
每个字节
一次一个地
控制器（主机）发送一个停止位
如何阅读：
控制器（主机）将发送起始位。
控制器（主机）发送写地址D2
(H)
ICS时钟将
应答
控制器（主机）发送开始时字节
位置= N
ICS时钟将
应答
控制器（主机）将派遣一个独立的起始位。
控制器（主机）发出读地址D3
(H)
ICS时钟将
应答
ICS时钟将发送数据字节数= X
ICS时钟发送
字节N + X -1
ICS时钟发送
字节0至字节X（如果X
(H)
被写入字节8 ）
.
控制器（主机）需要确认每个字节
Controllor （主机）将发送一个不应答位
控制器（主机）将发送一个停止位
索引块写操作
控制器（主机）
开始位
T
从地址D2
(H)
WR
写
起始字节= N
确认
数据字节数= X
确认
开始的字节n
确认
X字节
ICS （从/接收器）
索引块读操作
控制器（主机）
T
开始位
从地址D2
(H)
WR
写
起始字节= N
确认
RT
重复启动
从地址D3
(H)
RD
读
确认
数据字节数= X
确认
开始的字节n
确认
X字节
ICS （从/接收器）
确认
确认
字节N + X - 1
确认
P
停止位
字节N + X - 1
N
P
无应答
停止位
*请参阅下页的注意事项
.
第三方的品牌和名称均为其各自所有者的财产。
3
集成
电路
系统公司
ICS950905
超前信息
字节0 ：功能和频率选择寄存器（默认值= 0 ）
位
Bit2
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0-
1-
0-
1-
0-
1-
描述
位7位6位5位4 CPUCLK AGPCLK PCICLK
兆赫
兆赫
兆赫
FS3 FS2 FS1 FS0
流传％
PWD
位
(2,7:4)
第3位
第1位
位0
0
0
0
0
102.00
68.00
34.00
+/- 0.30 ％传播中心
0
0
0
1
105.00
70.00
35.00
+/- 0.30 ％传播中心
0
0
1
0
108.00
72.00
36.00
+/- 0.30 ％传播中心
0
0
1
1
111.00
74.00
27.00
+/- 0.30 ％传播中心
0
1
0
0
114.00
76.00
38.00
+/- 0.30 ％传播中心
0
1
0
1
117.00
78.00
39.00
+/- 0.30 ％传播中心
0
1
1
0
120.00
80.00
40.00
+/- 0.30 ％传播中心
0
1
1
1
123.00
82.00
41.00
+/- 0.30 ％传播中心
1
0
0
0
126.00
72.00
36.00
+/- 0.30 ％传播中心
1
0
0
1
130.00
74.30
37.10
+/- 0.30 ％传播中心
1
0
1
0
133.90
66.95
33.48
+/- 0.30 ％传播中心
1
0
1
1
140.00
70.00
35.00
+/- 0.30 ％传播中心
1
1
0
0
144.00
72.00
36.00
+/- 0.30 ％传播中心
1
1
0
1
148.00
74.00
37.00
+/- 0.30 ％传播中心
1
1
1
0
152.00
76.00
38.00
+/- 0.30 ％传播中心
1
1
1
1
156.00
78.00
39.00
+/- 0.30 ％传播中心
0
0
0
0
160.00
80.00
40.00
+/- 0.30 ％传播中心
0
0
0
1
164.00
82.00
41.00
+/- 0.30 ％传播中心
0
0
1
0
166.60
66.60
33.30
+/- 0.30 ％传播中心
0
0
1
1
170.00
68.00
34.00
+/- 0.30 ％传播中心
0
1
0
0
175.00
70.00
35.00
+/- 0.50 ％传播中心
0
1
0
1
180.00
72.00
36.00
+/- 0.50 ％传播中心
0
1
1
0
185.00
74.00
37.00
+/- 0.50 ％传播中心
0
1
1
1
190.00
76.00
38.00
+/- 0.30 ％传播中心
1
0
0
0
66.80
66.80
33.40
+/- 0.30 ％传播中心
1
0
0
1
100.90
67.27
33.63
+/- 0.30 ％传播中心
1
0
1
0
133.60
66.80
33.40
+/- 0.30 ％传播中心
1
0
1
1
200.40
66.80
33.40
+/- 0.30 ％传播中心
1
1
0
0
66.60
66.60
32.30
0 - 0.6 ％向下蔓延
1
1
0
1
100.00
66.60
33.30
0 - 0.6 ％向下蔓延
1
1
1
0
200.00
68.60
33.30
0 - 0.6 ％向下蔓延
1
1
1
1
133.30
68.60
33.30
0 - 0.6 ％向下蔓延
频率的选择由硬件选择，输入锁存和位2的设置。
频率选择位2,7 ： 4
正常
扩频启用
看门狗安全的频率将被锁存输入选择
看门狗安全的频率将字节编程10位（ 4 ： 0 ）
1xxxx
0
1
0
注意事项：
1.默认上电时将用于锁存逻辑输入来定义的频率，所显示的位3 。
第三方的品牌和名称均为其各自所有者的财产。
4
集成
电路
系统公司
ICS950905
超前信息
字节1 ： CPU有效/无效注册
（ 1 =允许， 0 =禁用）
位
Bit7
Bit6
Bit5
Bit4
Bit3
Bit2
Bit1
Bit0
针＃
-
10
-
-
-
35, 34
40, 39
42, 41
PWD
1
1
1
1
0
1
1
1
描述
（保留）
PCICLK_F （有效/无效）
（保留）
（保留）
CPUCLKT / C_CS 1X / 2X强度（ 1 = 2X ， 0 = 1X ）
CPUCLKT / C1 （有效/无效）
CPUCLKT / C0 （有效/无效）
CPUCLKT / C_CS （有效/无效）
字节2 ： PCI有效/无效注册
（ 1 =允许， 0 =禁用）
位
Bit7
Bit6
Bit5
Bit4
Bit3
Bit2
Bit1
Bit0
针＃
21
19
18
17
15
14
12
11
PWD
1
1
1
1
1
1
1
1
描述
PCICLK7
PCICLK6
PCICLK5
PCICLK4
PCICLK3
PCICLK2
PCICLK1
PCICLK0
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
（有效/无效）
字节3 ：有效/无效注册
（ 1 =允许， 0 =禁用）
位
Bit7
Bit6
Bit5
Bit4
Bit3
Bit2
Bit1
Bit0
针＃
-
1
-
-
45
23
26
27
PWD
1
1
1
-
1
1
1
1
描述
版权所有
SEL 24_48 ， 0 = 24MHz的1 = 48MHz的
（保留）
（保留）
IOAPIC 1
AGPCLK 0
AGPCLK 1
AGPCLK 2
字节4 ：频率选择有效/无效注册
（ 1 =允许， 0 =禁用）
位
碧T 7
碧T 6
碧吨5
碧吨4
双T第3
双向吨2
双向吨1
双向吨0
针＃
-
-
-
-
7
8
-
1
PWD
X
X
X
X
1
1
X
1
描述
锁存FS3 ＃
锁存FS2 ＃
锁存FS1 ＃
锁存FS0 ＃
为48MHz （有效/无效）
24_48MHz （有效/无效）
WDEN （回读）
REF （有效/无效）
第三方的品牌和名称均为其各自所有者的财产。
5
查看更多ICS950905PDF信息
推荐型号
ICS840AG-75T
IDT74FCT240AEB
IS61LV12816L-10BI
IDT72251L20J
IDT71V2576SA133PFI
IP1R18-15
ISL6594B
IRKHF71-08CK
ispLSI2032-135LT44
IDT54541TSOB
IT510HA
IDT6116SA90TPB
IDT67LVC162374APF
IRG4PH40MD
IP83C154-20
IS61NLP51218A-200B2
IDT75ALVCH16652PA
IDT74FCT162543ATEB
I206C20NOV
ILX553A
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    深圳市壹芯创科技有限公司
    QQ： 点击这里给我发消息 QQ：2880707522 复制 点击这里给我发消息 QQ：2369405325 复制

    电话：0755-82780082
    联系人：杨小姐
    地址：深圳市福田区振兴路156号上步工业区405栋3层

    ICS950905
    -
    -
    -
    -
    终端采购配单精选

更多配单专家
北京人上科技有限公司
QQ： 点击这里给我发消息 QQ：5645336 复制
电话：13910052844（微信同步）
联系人：刘先生
地址：海淀区增光路27号院增光佳苑2号楼1单元1102室
ICS950905
√ 欧美㊣品
▲10/11+
10210
贴◆插
【dz37.com】实时报价有图&PDF
查询更多ICS950905供应信息
深圳市碧威特网络技术有限公司
 复制成功！