集成
电路
系统公司
ICS950813
超前信息
频率发生器，差分200MHz的CPU时钟
推荐应用：
CK- 408时钟代尔/ ODEM /蒙塔拉-GM为P4 /巴尼亚斯
处理器。
输出特点：
3差分CPU时钟对的@ 3.3V
7个PCI （ 3.3V ） @ 33.3MHz包括2月初PCI时钟
3 PCI_F （ 3.3V ） @ 33.3MHz
1个USB （ 3.3V ） @ 48MHz的， 1个点（ 3.3V ） @ 48MHz的
1 REF （ 3.3V ） @ 14.318MHz
5 3V66 （ 3.3V ） @ 66.6MHz频率范围内
1 VCH / 3V66 （ 3.3V ） @ 48MHz的或66.6MHz频率范围内
产品特点：
提供标准的频率和额外的3％ ，5％
和10 ％以上，主频频率
支持扩频调制：
没有传播，传播中心（ ± 0.3 ％ ，± 0.55 ％ ） ，或向下
传播（ -0.5 ％ ， -0.75 ％ ）
通过锁存器的输入提供可调早期PCI的时钟
经我选择1X或2X强度REF
2
C接口
可编程组群倾斜
线性可编程频率和蔓延％
通过PD ＃高效的电源管理方案，
CPU_STOP ＃和PCI_STOP ＃ 。
使用外部14.318MHz晶振
停止时钟和控制功能可通过
I
2
C接口。
关键的特定连接的阳离子：
CPU输出抖动<150ps
3V66输出抖动<250ps
CPU输出偏斜<100ps
引脚配置
VDDref
X1
X2
GND
PCICLK_F0
PCICLK_F1
*ASEL/PCICLK_F2
VDDpci
GND
PCICLK0
**E_PCICLK1/PCICLK1
PCICLK2
**E_PCICLK3/PCICLK3
VDDpci
GND
PCICLK4
PCICLK5
PCICLK6
VDD3V66
GND
3V66_2
3V66_3
3V66_4
3V66_5
* PD ＃
VDDA
GND
VTT_PWRGD ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
REF
FS1
FS0
CPU_STOP ＃ *
CPUCLKT0
CPUCLKC0
VDDcpu
CPUCLKT1
CPUCLKC1
GND
VDDcpu
CPUCLKT2
CPUCLKC2
MULTSEL *
IREF
GND
PWRSAVE ＃ *
48MHz_USB/FS2
**
48MHz_DOT
VDD48
GND
3V66_1/VCH_CLK/FS3
**
PCI_STOP ＃ *
3V66_0/FS4
**
VDD3V66
GND
SCLK
SDATA
56引脚SSOP 300MIL
56引脚240mil TSSOP
*
这些输入有120K的内部上拉电阻连接到VDD 。
**
内部上拉或下拉电阻到地。
框图
PLL2
48MHz_USB
48MHz_DOT
功能表
FS1
0
FS0
0
1
0
1
中央处理器
兆赫
100.00
133.33
200.00
166.66
AGP
兆赫
66.67
66.67
66.67
66.66
PCI
兆赫
33.33
33.33
33.33
33.33
X1
X2
XTAL
OSC
3V66 (5:2)
0
1
1
PLL1
传播
SPECTRUM
PWRSAVE ＃
VTT_PWRGD ＃
PD ＃
CPU_STOP ＃
PCI_STOP ＃
MULTSEL
FS（ 4：0 ）
SDATA
SCLK
0708—10/10/02
REF
中央处理器
Divder
停止
3
3
CPUCLKT （2 ：0）
CPUCLKC （2 ：0）
PCICLK （6 ：0）
异步AGP / PCI频率选择表
字节7位5字节7位4
0
0
0
1
1
0
1
1
AGP频率
66.00
75.43
88.00
--
PCI频率
33.00
37.72
44.00
--
控制
逻辑
PCI
Divder
3V66
Divder
停止
7
PCICLK_F （2 ：0）
3
3V66_0
CONFIG 。
注册。
3V66_1/VCH_CLK
I REF
超前信息
文档包含在产品中形成或设计阶段的开发信息。特征数据和其他规格的设计目标。
ICS保留随时更改或恕不另行通知停止这些产品的权利。第三方的品牌和名称均为其各自所有者的财产。
ICS950813
ICS950813
超前信息
引脚说明
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
引脚名称
VDDref
X1
X2
GND
PCICLK_F0
PCICLK_F1
*ASEL/PCICLK_F2
VDDpci
GND
PCICLK0
**E_PCICLK1/PCICLK1
PCICLK2
**E_PCICLK3/PCICLK3
VDDpci
GND
PCICLK4
PCICLK5
PCICLK6
VDD3V66
GND
3V66_2
3V66_3
3V66_4
3V66_5
* PD ＃
VDDA
GND
VTT_PWRGD ＃
PIN TYPE
PWR
IN
OUT
PWR
OUT
OUT
I / O
PWR
PWR
OUT
I / O
OUT
I / O
PWR
PWR
OUT
OUT
OUT
PWR
PWR
OUT
OUT
OUT
OUT
IN
PWR
PWR
IN
描述
参考文献， XTAL电源，标称3.3V
晶振输入，名义上14.318MHz 。
晶振输出，名义上14.318MHz
接地引脚。
自由运行PCI时钟不受PCI_STOP ＃ 。
自由运行PCI时钟不受PCI_STOP ＃ 。
异步AGP / PCI频率锁定输入引脚/ 3.3V PCI自由运行
时钟放。拉=主PLL /下拉=异步修复PLL
电源为PCI时钟，标称3.3V
接地引脚。
PCI时钟输出。
早/普通PCI时钟输出锁存电。
PCI时钟输出。
早/普通PCI时钟输出锁存电。
电源为PCI时钟，标称3.3V
接地引脚。
PCI时钟输出。
PCI时钟输出。
PCI时钟输出。
电源引脚为3V66时钟。
接地引脚。
3.3V 66.66MHz时钟输出
3.3V 66.66MHz时钟输出
3.3V 66.66MHz时钟输出
3.3V 66.66MHz时钟输出
异步低电平有效输入引脚用来关闭该设备的供电到低
电源状态。内部时钟被禁止和VCO和晶体
被停止。的断电延时不会超过3毫秒。
3.3V电源为PLL内核。
接地引脚。
这3.3V LVTTL输入是用来确定当电平敏感频闪
锁存器的输入是有效的，并准备进行采样。这是一个低电平有效
输入。
0708—10/10/02
2
ICS950813
超前信息
引脚说明（续）
针＃
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
引脚名称
SDATA
SCLK
GND
VDD3V66
3V66_0/FS4**
PCI_STOP ＃ *
3V66_1/VCH_CLK/FS3**
GND
VDD48
48MHz_DOT
48MHz_USB/FS2**
PWRSAVE ＃ *
GND
IREF
MULTSEL *
CPUCLKC2
CPUCLKT2
VDDcpu
GND
CPUCLKC1
CPUCLKT1
VDDcpu
CPUCLKC0
CPUCLKT0
CPU_STOP ＃ *
FS0
FS1
REF
PIN TYPE
I / O
IN
PWR
PWR
I / O
IN
I / O
PWR
PWR
OUT
I / O
IN
PWR
OUT
IN
OUT
OUT
PWR
PWR
OUT
OUT
PWR
OUT
OUT
IN
IN
IN
OUT
描述
数据引脚为I2C电路， 5V容限
对I2C电路可承受5V时钟引脚
接地引脚。
电源引脚为3V66时钟。
频率选择锁存输入引脚/ 3.3V 66.66MHz时钟输出。
停止除PCICLK_F时钟的所有PCICLKs逻辑0电平，当输入
低
频率选择锁存输入引脚/ 3.3V 66.66MHz时钟输出/ 48MHz的
VCH时钟输出。
接地引脚。
功率为24 & 48MHz的输出缓冲器和固定PLL内核。
48MHz的时钟输出。
频率选择锁存输入引脚/ 3.3V 48MHz的时钟输出。
实时输入引脚来改变频率下的时钟输入位于
FS 4 ： 2 = ' 100' 。时钟组的齿轮比将不会在此变化
操作。
接地引脚。
该引脚建立基准电流为CPUCLK的对。该引脚
需要一个固定的精密电阻器连接到地，以建立
适当的电流。
3.3V的LVTTL输入用于选择当前的乘法器，用于CPU输出
"Complementary"时钟的差分对CPU输出。这些都是当前
模式的输出。外部电阻器所需的偏压。
"True"时钟的差分对CPU输出。这些都是当前模式
输出。外部电阻器所需的偏压。
供应CPU时钟，标称3.3V
接地引脚。
"Complementary"时钟的差分对CPU输出。这些都是当前
模式的输出。外部电阻器所需的偏压。
"True"时钟的差分对CPU输出。这些都是当前模式
输出。外部电阻器所需的偏压。
供应CPU时钟，标称3.3V
"Complementary"时钟的差分对CPU输出。这些都是当前
模式的输出。外部电阻器所需的偏压。
"True"时钟的差分对CPU输出。这些都是当前模式
输出。外部电阻器所需的偏压。
停止所有CPUCLK除了自由运行的时钟
频率选择引脚。
频率选择引脚。
14.318 MHz参考时钟。
电源
引脚数
VDD
1
37
46
GND
4
36
47
描述
XTAL ，参考文献， CPU PLL ，数字
为48MHz ，数字修复，修复模拟
主时钟， CPU模拟
0708—10/10/02
3
QQ：2880707522 复制
