集成
电路
系统公司
ICS950811
频率发生器，差分200MHz的CPU时钟
推荐应用：
CK- 408时钟的Brookdale -Mobile的芯片组。
可编程组群倾斜。
输出特点：
3差分CPU时钟对（差动电流
模式）
7个PCI （ 3.3V ） @ 33.3MHz
3 PCI_F （ 3.3V ） @ 33.3MHz
1个USB （ 3.3V ） @ 48MHz的
1个点（ 3.3V ） @ 48MHz的
1 REF （ 3.3V ） @ 14.318MHz
5 3V66 （ 3.3V ） @ 66.6MHz频率范围内
1 VCH / 3V66 （ 3.3V ） @ 48MHz的或66.6MHz频率范围内
产品特点：
支持扩频调制，
向下蔓延0至-0.5 ％ 。
通过PD ＃高效的电源管理方案，
CPU_STOP ＃和PCI_STOP ＃ 。
关键的特定连接的阳离子：
CPU输出抖动<150ps
3V66输出抖动<250ps
66MHz的输出抖动（缓冲模式） <100ps
CPU输出偏斜<100ps
引脚配置
56引脚SSOP / TSSOP
*这些输入具有150K内部上拉电阻连接到VDD 。
框图
的功能
FS2 FS1 FS0
0
0
0
0
1
1
1
1
MID
MID
MID
MID
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
中央处理器
（兆赫）
66.66
100.00
200.00
133.33
66.66
100.00
200.00
133.33
三态
TCLK/2
HzOut （
3V66 （1： 0） 66MV66 （4 ：22： 0）
3
)
（兆赫）
（兆赫）
66.66
66.66
66.66
66.66
66.66
66.66
66.66
66.66
三态
TCLK/4
三态
TCLK/4
RESER VED
RESER VED
三态
TCLK/8
RESER VED
RESER VED
三态
TCLK/4
RESER VED
RESER VED
缓冲模式
不支承实特德
见ICS950805
66.66
66.66
66.66
66.66
PCI_F
PCI
（兆赫）
33.33
33.33
33.33
33.33
66MHzIn
3V66(5)
（兆赫）
66.66
66.66
66.66
66.66
Reser美式V型Reser美式VED
ed
Reser美式V-
RESER VED
ed
0482E—08/09/07
ICS950811
引脚配置
引脚数
1, 8, 14, 19, 26,
32, 37, 46, 50
2
3
7, 6, 5
4, 9, 15, 20, 27,
31, 36, 41, 47
18, 17, 16, 13,
12,11, 10
24, 23, 22, 21
25
28
29
30
33
34
35
38
39
40
42
43
44, 48, 51
45, 49, 52
53
55, 54
56
引脚名称
VDD
X1
X2
TYPE
PWR
X2铬石英晶体
输入
X1铬石英晶体
产量
3.3V电源
描述
14.318MHz铬石英晶体输入
14.318MHz铬石英晶体输出
PCICLK_F （2 ：0）
GND
PCICLK （6 ：0）
3V66 (5:2)
PD ＃
VTT_PWRGD ＃
SDATA
SCLK
3V66_0
PCI_STOP ＃
3V66_1/VCH_CLK
48MHz_DOT
48MHz_USB
FS2
I REF
MULTSEL0
CPUCLKC （2 ：0）
CPUCLKT （2 ：0）
CPU_STOP ＃
FS（ 1：0 ）
REF
OUT
PWR
OUT
OUT
IN
自由运行PCI时钟不会影响PCI_STOP ＃为
电源管理。
接地引脚， 3.3V电源
PCI时钟输出
66MHz的参考时钟，内部VCO
调用掉电模式。低电平有效。
IN
I / O
IN
OUT
IN
OUT
OUT
OUT
IN
OUT
IN
OUT
OUT
IN
IN
OUT
数据引脚用于I
2
电路5V宽容
我的时钟引脚
2
电路5V宽容
66MHz的参考时钟，内部VCO
暂停PCICLK时钟的逻辑0电平，当输入为低电平，除非
PCICLK_F它们是自由运行的
3.3V输出可选择通过
I
2
C
是从内部66MHz的
VCO或48MHz的（非SSC ）
48MHz的输出时钟的DOT
48MHz的输出时钟的USB
特别3.3V输入模式选择
该引脚建立基准电流为CPUCLK的
对。该引脚需要一个固定的精密电阻连接到地
为了建立适当的电流。
3.3V的LVTTL输入，用于选择当前的乘法器，用于CPU的
输出
"Complementor y"时钟的差分对CPU输出。这些
为电流输出和外部电阻所需要的
电压偏差。
"True"时钟的差分对CPU输出。这些都是当前
输出和外部电阻所需要的电压偏置。
暂停CPUCLK时钟的逻辑0电平，当输入为低电平
频率选择引脚
14.318MHz的参考时钟。
电源组
（ ANALOG ）
VDDA = PLL1
VDD48 = 48MHz的， PLL
VDDREF = VDD为XTAL与POR
0482E—08/09/07
（数字）
VDDpci
VDD3V66
VDDcpu
2
ICS950811
一般我
2
C串行接口信息
本节中的信息假定读者熟悉我
2
C语言编程。
如何写：
控制器（主机）发送一个起始位。
控制器（主机）发送写地址D2
(H)
ICS时钟将
应答
控制器（主机）发送一个哑命令代码
ICS时钟将
应答
控制器（主机）发送一个空字节计数
ICS时钟将
应答
控制器（主机）开始发送第一个字节（字节0）
经过5个字节
ICS时钟将
应答
每个字节
一次一个。
如何阅读：
控制器（主机）将发送起始位。
控制器（主机）发出读地址D3
(H)
ICS时钟将
应答
ICS时钟将发送
字节数
控制器（主机）确认
ICS时钟发送一个字节
（字节0）到字节6
控制器（主机）需要确认每个字节
控制器（主机）将发送一个停止位
如何写：
控制器（主机）
开始位
地址
D2
(H)
假命令代码
确认
虚拟字节数
确认
BYTE 0
确认
1个字节
确认
2字节
确认
BYTE 3
确认
4个字节
确认
BYTE 5
确认
6字节
确认
停止位
确认
停止位
确认
6字节
确认
BYTE 5
确认
4个字节
确认
BYTE 3
确认
2字节
确认
1个字节
确认
BYTE 0
ICS （从/接收器）
如何阅读：
控制器（主机）
开始位
地址
D3
(H)
ICS （从/接收器）
确认
确认
字节数
注意事项：
1.
2.
3.
4.
5.
在ICS时钟发生器是一个从/接收器，我
2
C分量。它可以回读存储在所述锁存器中的数据
进行验证。
读回将支持英特尔PIIX4 "Block - Read"协议。
由该时钟发生器所支持的数据传输速率为100K位/秒或更小（标准模式）
该输入工作电压为3.3V的逻辑电平。
该数据字节的格式是8位字节。
为了简化该时钟发生器我
2
C接口，协议设置为只使用"Block - Writes"从
控制器。该字节必须按顺序访问，从最低到最高字节与停止能力
之后的任何完整的字节已经转移。上面显示的命令代码和字节数必须是
发送，但数据被忽略对于这两个字节。数据被加载到停止顺序发出。
在上电时，所有寄存器被设置为一个默认状态，如图所示。
6.
0482E—08/09/07
4
ICS950811
字节0 ：控制寄存器
位
位0
第1位
双向吨2
针＃
54
55
40
名字
FS0
FS1
FS2
PWD
2
X
X
X
X
第3位
34
PCI_STOP ＃
3
1
碧吨4
碧吨5
第6位
第7位
53
35
-
-
CPU_STOP ＃
3V66_1/VCH
指向cpu_t （2 ：0）
传播
启用
X
0
0
0
RW
RW
R
RW
TYPE
1
R
R
R
R
描述
反映FS0引脚的值采样
上电
反映FS1引脚的值采样
上电
反映FS2引脚的值采样
上电
硬件模式：反映的价值
PCI_STOP ＃引脚采样PWD
软件模式：
0 = PCICLK停止
1 = PCICLK没有停止
反映了外部的电流值
CPU_STOP ＃引脚
VCH选择为66MHz / 48MHz的
0 = 66MHz的， 1 = 48MHz的
在掉电模式下控制输出电平
0 =停止高
1 =停止低
0 =传播关，1 =铺在
字节1 ：控制寄存器
位
位0
第1位
第2位
第3位
4位
第5位
B是6
第7位
针＃
52, 51
49, 48
45, 44
52, 51
49, 48
45, 44
-
43
名字
CPUCLKT0
CPUCLKC0
CPUCLKT1
CPUCLKC1
CPUCLKT2
CPUCLKC2
CPUCLKT0
CPUCLKC0
CPUCLKT1
CPUCLKC1
CPUCLKT2
CPUCLKC2
-
MULTSEL0
PWD
2
1
1
1
0
0
0
0
X
TYPE
1
RW
RW
RW
RW
RW
RW
-
R
描述
0 =禁用1 =启用
4
0 =禁用1 =启用
4
0 =禁用1 =启用
4
让CPUCLKT0 / C0控制与ASSER化
对CPU_STOP ＃ 0 =不自由运行1 =免费
运行
允许CPUCLKT1 / C1控制ASSER化
对CPU_STOP ＃ 0 =不自由运行1 =免费
运行
让CPUCLKT2 / C2的控制ASSER化
对CPU_STOP ＃ 0 =不自由运行1 =免费
运行
（保留）
反映MULTSEL0的当前值
注意事项：
1， R =只读RW =读取和写入
2. PWD =上电默认
3.该位的目的是允许系统设计者实现在两种方式之一PCI_STOP功能。
枯萎的系统设计人员可以选择使用外部提供的PCI_STOP ＃引脚断言和去断言
通过我PCI_STOP功能
2
字节0位3 。
在硬件模式下，不允许写入I
2
字节0位3 。在软件模式下是不允许拉
外部PCI_STOP引脚为低电平。这避免了与硬件相关的问题开始，停止软件
PCI_STOP条件。时钟芯片是要在硬件或软件PCI_STOP模式仅操作时，它
不允许混合使用这些模式。
在硬件模式下，我
2
字节0位3是R / W和应反映部分的状态。与否的芯片
在PCI_STOP模式。
功能PCI_STOP模式应输入时[（ PCI_STOP ＃ = 0）或（I
2
字节0位3 = 0 ）。
4.禁用时钟，他们停止为低单端时钟。微分CPU时钟停止与CPUCLKT高，
CPUCLKC关闭，外部电阻端接将带来CPUCLKC低。
0482E—08/09/07
5
QQ：2880707522 复制
