【集成电路系统公司ICS950812频率发生器，差分200MHz的CPU时钟推荐应用：引脚配置CK- 】,IC型号ICS950812YFLFT,ICS950812YFLFT PDF资料,ICS950812YFLFT经销商,ic,电子元器件-51电子网

集成

电路

系统公司

ICS950812

频率发生器，差分200MHz的CPU时钟

推荐应用：

引脚配置

CK- 408时钟缓冲/无缓冲模式支持

VDDREF 1

56 REF

Almador ，代尔， ODEM ，而蒙塔拉-G芯片组

X1 2

55 FS1

PIII / P4处理器。可编程组群倾斜。

X2 3

54 FS0

输出特点：

GND 4

53 CPU_STOP ＃ *

PCICLK_F0 5

52 CPUCLKT0

3差分CPU时钟对的@ 3.3V

PCICLK_F1 6

51 CPUCLKC0

7个PCI （ 3.3V ） @ 33.3MHz包括2月初PCI时钟

PCICLK_F2 7

50 VDDCPU

3 PCI_F （ 3.3V ） @ 33.3MHz

VDDPCI 8

49 CPUCLKT1

9 GND

48 CPUCLKC1

1个USB （ 3.3V ） @ 48MHz的， 1个点（ 3.3V ） @ 48MHz的

PCICLK0 10

47 GND

1 REF （ 3.3V ） @ 14.318MHz

** E_PCICLK1 / PCICLK1 11

46 VDDCPU

5 3V66 （ 3.3V ） @ 66.6MHz频率范围内

PCICLK2 12

45 CPUCLKT2

** E_PCICLK3 / PCICLK3 13

44 CPUCLKC2

1 VCH / 3V66 （ 3.3V ） @ 48MHz的或66.6MHz频率范围内

VDDPCI 14

43 MULTSEL *

3 66MHz_OUT / 3V66 （ 3.3V ） @ 66.6MHz_IN或66.6MHz频率范围内

GND 15

42 IREF

PCICLK4 16

41 GND

产品特点：

PCICLK5 17

40 FS2

提供标准频率和额外的5 ％

PCICLK6 18

39 48MHz_USB / FS3

**

和10 ％以上，主频频率

VDD3V66 19

38 48MHz_DOT

支持扩频调制：

GND 20

37 VDD48

没有传播，传播中心（ ± 0.35 ％，± 0.5 ％，

66MHZ_OUT0 / 3V66_2 21

36 GND

或± 0.75 ％），或向下传播（ -0.5 ％， -1.0 ％， -1.5或％）

66MHZ_OUT1 / 3V66_3 22

35 3V66_1 / VCH_CLK / FS4

**

66MHZ_OUT2 / 3V66_4 23

34 PCI_STOP ＃ *

通过锁存器的输入提供可调早期PCI的时钟

66MHZ_IN / 3V66_5 24

33 3V66_0 / FS5

**

经我选择1X或2X强度REF

2

C接口

* PD ＃ 25

32 VDD3V66

VDDA 26

31 GND

通过PD ＃高效的电源管理方案，

GND 27

30 SCLK

CPU_STOP ＃和PCI_STOP ＃。

VTT_PWRGD ＃ 28

29 SDATA

使用外部14.318MHz晶振

停止时钟和控制功能可通过

56引脚SSOP 300MIL

I

2

C接口。

6.10毫米。机身，0.50毫米。间距TSSOP

关键的特定连接的阳离子：

*

这些输入有120K的内部上拉电阻连接到VDD 。

CPU输出抖动<150ps

**

内部上拉或下拉电阻到地。

3V66输出抖动<250ps

注意：

66MHz的输出抖动（添加剂）（缓冲模式） <100ps

Almador板级设计必须使用22针，

CPU输出偏斜<100ps

66MHZ_OUT1 ，作为从反馈连接

时钟缓冲器路径Almador （GMCH）芯片组。

PLL2

48MHz_USB

48MHz_DOT

X1

X2

XTAL

OSC

框图

频率选择

位

FS2 FS1 FS0

0

1

0

1

0

1

0

1

0

1

0

1

CPUCLK

兆赫

66.66

100.00

200.00

133.33

66.66

100.00

200.00

133.33

3V66

兆赫

66.66

66MHz_OU

T (2:0)

3V66 (4:2)

兆赫

66.66

66MHz_IN

3V66_5

兆赫

66.66

输入

PCICLK_F

PCICLK

兆赫

33.33

66MHz_IN/2

3V66_5/66MHz_IN

3V66_3/66MHz_OUT1

3V66_(4,2)/66MHz_OUT(2,0)

PLL1

传播

SPECTRUM

PD ＃

CPU_STOP ＃

PCI_STOP ＃

MULTSEL

FS（ 5:0）

SDATA

SCLK

V

TT

_PWRGD ＃

REF

中央处理器

Divder

停止

3

CPUCLKT （2 ：0）

CPUCLKC （2 ：0）

PCICLK （6 ：4， 2,0）

PCI

Divder

停止

7

控制

逻辑

3V66

Divder

2

E_PCICLK(1,3)/PCICLK(1,3)

(2:0)

3

PCICLK_F

3V66_0

CONFIG 。

注册。

3V66_1/VCH_CLK

I REF

0542G—08/21/03

ICS950812

ICS950812

引脚配置

引脚号引脚名

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

VDDref

X1

X2

GND

PCICLK_F0

PCICLK_F1

PCICLK_F2

VDDpci

GND

PCICLK0

**E_PCICLK1/PCICLK1

PCICLK2

**E_PCICLK3/PCICLK3

VDDpci

GND

PCICLK4

PCICLK5

PCICLK6

VDD3V66

GND

66MHZ_OUT0/3V66_2

66MHZ_OUT1/3V66_3

66MHZ_OUT2/3V66_4

66MHZ_IN/3V66_5

PIN TYPE

PWR

IN

OUT

PWR

OUT

PWR

OUT

I / O

OUT

I / O

PWR

OUT

PWR

OUT

I / O

描述

参考文献， XTAL电源，标称3.3V

晶振输入，名义上14.318MHz 。

晶振输出，名义上14.318MHz

接地引脚。

自由运行PCI时钟不受PCI_STOP ＃。

电源为PCI时钟，标称3.3V

接地引脚。

PCI时钟输出。

早/普通PCI时钟输出锁存电。

PCI时钟输出。

早/普通PCI时钟输出锁存电。

电源为PCI时钟，标称3.3V

接地引脚。

PCI时钟输出。

电源引脚为3V66时钟。

接地引脚。

3.3V 66.66MHz时钟输出通过缓冲或内部VCO选择。

3.3V 66.66MHz时钟从内部VCO ， 66MHZ输入到66MHz的输出

PCI 。

异步低电平有效输入引脚用来关闭该设备的供电到低

电源状态。内部时钟被禁止和VCO和晶体

被停止。的电源关断的延迟将不大于具有1.8ms 。

3.3V电源为PLL内核。

接地引脚。

这3.3V LVTTL输入是用来确定当电平敏感频闪

锁存器的输入是有效的，并准备进行采样。这是一个低电平有效

输入。

25

26

27

28

* PD ＃

VDDA

GND

VTT_PWRGD ＃

IN

PWR

IN

0542G—08/21/03

2

ICS950812

引脚配置（续）

引脚号引脚名

29

30

31

32

33

34

35

36

37

38

39

40

41

42

43

44

45

46

47

48

49

50

51

52

53

54

55

56

SDATA

SCLK

GND

VDD3V66

3V66_0/FS5**

PCI_STOP ＃ *

3V66_1/VCH_CLK/FS4**

GND

VDD48

48MHz_DOT

48MHz_USB/FS3**

FS2

GND

IREF

MULTSEL *

CPUCLKC2

CPUCLKT2

VDDcpu

GND

CPUCLKC1

CPUCLKT1

VDDcpu

CPUCLKC0

CPUCLKT0

CPU_STOP ＃ *

FS0

FS1

REF

PIN TYPE

I / O

IN

PWR

I / O

IN

I / O

PWR

OUT

I / O

IN

PWR

OUT

IN

OUT

PWR

OUT

PWR

OUT

IN

OUT

描述

数据引脚为I2C电路， 5V容限

对I2C电路可承受5V时钟引脚

接地引脚。

电源引脚为3V66时钟。

频率选择锁存输入引脚/ 3.3V 66.66MHz时钟输出。

停止除PCICLK_F时钟的所有PCICLKs逻辑0电平，当输入

低

频率选择锁存输入引脚/ 3.3V 66.66MHz时钟输出/ 48MHz的

VCH时钟输出。

接地引脚。

电源引脚为48MHz的output.3.3V

48MHz的时钟输出。

频率选择锁存输入引脚/ 3.3V 48MHz的时钟输出。

频率选择引脚。

接地引脚。

该引脚建立基准电流的差分电流模式

输出对。该引脚需要一个固定的精密电阻连接到地

命令建立相应的电流。 475欧姆的标准值。

3.3V的LVTTL输入用于选择当前的乘法器，用于CPU输出

的差分对CPU输出的免费时钟。这些都是当前

模式的输出。外部电阻器所需的偏压。

的差分对CPU输出真实时钟。这些都是当前模式

输出。外部电阻器所需的偏压。

供应CPU时钟，标称3.3V

接地引脚。

的差分对CPU输出的免费时钟。这些都是当前

模式的输出。外部电阻器所需的偏压。

的差分对CPU输出真实时钟。这些都是当前模式

输出。外部电阻器所需的偏压。

供应CPU时钟，标称3.3V

的差分对CPU输出的免费时钟。这些都是当前

模式的输出。外部电阻器所需的偏压。

的差分对CPU输出真实时钟。这些都是当前模式

输出。外部电阻器所需的偏压。

停止所有CPUCLK除了自由运行的时钟

频率选择引脚。

14.318 MHz参考时钟。

0542G—08/21/03

3

ICS950812

频率选择表1

频率SEL

FS（ 5 ：3）

FS FS FS

2

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

CPU MHz的

3V66兆赫

66MHz_OU

T (2:0)

3V66 (4:2)

66.66

100.00

200.00

133.33

66.66

100.00

200.00

133.33

70.00

105.00

三态

140.00

70.00

105.00

三态

140.00

73.32

110.00

Test/2

146.60

73.32

110.00

Test/2

146.60

66.66

70.00

三态

70.00

三态

70.00

73.32

Test/4

73.32

Test/4

73.32

66.66

66MHz_IN

70.00

三态

70.00

66MHz_IN

三态

66MHz_IN

73.32

Test/4

73.32

66MHz_IN

Test/4

66MHz_IN

PCI兆赫

3V66 _5

66.66

输入

70.00

三态

70.00

输入

三态

输入

73.32

Test/4

73.32

输入

Test/4

输入

33.33

66MHz_IN/2

35.00

三态

35.00

66MHz_IN/2

三态

66MHz_IN/2

36.66

Test/8

36.66

66MHz_IN/2

Test/8

66MHz_IN/2

14.318

三态

14.318

三态

14.318

TEST

14.318

TEST

14.318

REF兆赫

USB / DOT

兆赫

48.008

三态

48.008

三态

48.008

Test/2

48.008

Test/2

48.008

时钟模式

从

000

to

101

（见表2）

标准时钟

5 ％的超频

三态

5 ％的超频

三态

5 ％的超频

10 ％的超频

TEST

10 ％的超频

TEST

10 ％的超频

110

（见表2）

111

（见表2）

频率选择表2

频率SEL

FS FS FS

5

4

3

0

1

0

1

0

1

0

1

0

1

0

1

0

1

CPU ， 3V66 ， 66MHz_OUT ，

66MHz_IN ， PCI

标准时钟

5 ％的超频

10 ％的超频

时钟模式

没有传播（默认）

或+/- 0.4 ％

0至-0.5 ％，同比下降传播

0至-1.0 ％，同比下降传播

0至-1.5 ％，同比下降传播

+/- 0.5 ％，传播中心

+/- 0.75 ％，传播中心

+/- 0.35 ％，传播中心

注意：

以使传播，字节0的位7必须设置为1 。

0542G—08/21/03

4

ICS950812

最大允许电流

条件

掉电模式

（PD ＃ = 0）的

主动全

最大3.3V电源消耗

最大离散帽负荷，

VDD = 3.465V

所有的静态输入= VDD或GND

40mA

280mA

主机摆动功能选择

MULTSEL

董事会目标

跟踪/术语Z-

参考R，

IREF = V

DD

/3*Rr

Rr = 221 1%,

IREF = 5.00毫安

Rr = 475 1%,

IREF = 2.32毫安

产量

当前

VOH @ Z

0

1

50欧姆

IOH = 4 * I REF

IOH = 6 * I REF

1.0V @ 50欧姆

0.7V @ 50欧姆

PCI选择功能

E_PCICLK1 （11）

0

1

注意：

E_PCICLK1 =规格为10Mohm电阻。

E_PCICLK3 =规格为10Mohm电阻。

0 =无电阻

1 =规格为10Mohm拉至V

DD

.

*

近似值

E_PCICLK3 （13）

0

1

0

1

E_PCICLK(3,1)

0ns

0.5ns

1.0ns

1.5ns

*

0542G—08/21/03

5

集成

电路

系统公司

ICS950812

频率发生器，差分200MHz的CPU时钟

推荐应用：

引脚配置

CK- 408时钟缓冲/无缓冲模式支持

VDDREF 1

56 REF

Almador ，代尔， ODEM ，而蒙塔拉-G芯片组

X1 2

55 FS1

PIII / P4处理器。可编程组群倾斜。

X2 3

54 FS0

输出特点：

GND 4

53 CPU_STOP ＃ *

PCICLK_F0 5

52 CPUCLKT0

3差分CPU时钟对的@ 3.3V

PCICLK_F1 6

51 CPUCLKC0

7个PCI （ 3.3V ） @ 33.3MHz包括2月初PCI时钟

PCICLK_F2 7

50 VDDCPU

3 PCI_F （ 3.3V ） @ 33.3MHz

VDDPCI 8

49 CPUCLKT1

9 GND

48 CPUCLKC1

1个USB （ 3.3V ） @ 48MHz的， 1个点（ 3.3V ） @ 48MHz的

PCICLK0 10

47 GND

1 REF （ 3.3V ） @ 14.318MHz

** E_PCICLK1 / PCICLK1 11

46 VDDCPU

5 3V66 （ 3.3V ） @ 66.6MHz频率范围内

PCICLK2 12

45 CPUCLKT2

** E_PCICLK3 / PCICLK3 13

44 CPUCLKC2

1 VCH / 3V66 （ 3.3V ） @ 48MHz的或66.6MHz频率范围内

VDDPCI 14

43 MULTSEL *

3 66MHz_OUT / 3V66 （ 3.3V ） @ 66.6MHz_IN或66.6MHz频率范围内

GND 15

42 IREF

PCICLK4 16

41 GND

产品特点：

PCICLK5 17

40 FS2

提供标准频率和额外的5 ％

PCICLK6 18

39 48MHz_USB / FS3

**

和10 ％以上，主频频率

VDD3V66 19

38 48MHz_DOT

支持扩频调制：

GND 20

37 VDD48

没有传播，传播中心（ ± 0.35 ％，± 0.5 ％，

66MHZ_OUT0 / 3V66_2 21

36 GND

或± 0.75 ％），或向下传播（ -0.5 ％， -1.0 ％， -1.5或％）

66MHZ_OUT1 / 3V66_3 22

35 3V66_1 / VCH_CLK / FS4

**

66MHZ_OUT2 / 3V66_4 23

34 PCI_STOP ＃ *

通过锁存器的输入提供可调早期PCI的时钟

66MHZ_IN / 3V66_5 24

33 3V66_0 / FS5

**

经我选择1X或2X强度REF

2

C接口

* PD ＃ 25

32 VDD3V66

VDDA 26

31 GND

通过PD ＃高效的电源管理方案，

GND 27

30 SCLK

CPU_STOP ＃和PCI_STOP ＃。

VTT_PWRGD ＃ 28

29 SDATA

使用外部14.318MHz晶振

停止时钟和控制功能可通过

56引脚SSOP 300MIL

I

2

C接口。

6.10毫米。机身，0.50毫米。间距TSSOP

关键的特定连接的阳离子：

*

这些输入有120K的内部上拉电阻连接到VDD 。

CPU输出抖动<150ps

**

内部上拉或下拉电阻到地。

3V66输出抖动<250ps

注意：

66MHz的输出抖动（添加剂）（缓冲模式） <100ps

Almador板级设计必须使用22针，

CPU输出偏斜<100ps

66MHZ_OUT1 ，作为从反馈连接

时钟缓冲器路径Almador （GMCH）芯片组。

PLL2

48MHz_USB

48MHz_DOT

X1

X2

XTAL

OSC

框图

频率选择

位

FS2 FS1 FS0

0

1

0

1

0

1

0

1

0

1

0

1

CPUCLK

兆赫

66.66

100.00

200.00

133.33

66.66

100.00

200.00

133.33

3V66

兆赫

66.66

66MHz_OU

T (2:0)

3V66 (4:2)

兆赫

66.66

66MHz_IN

3V66_5

兆赫

66.66

输入

PCICLK_F

PCICLK

兆赫

33.33

66MHz_IN/2

3V66_5/66MHz_IN

3V66_3/66MHz_OUT1

3V66_(4,2)/66MHz_OUT(2,0)

PLL1

传播

SPECTRUM

PD ＃

CPU_STOP ＃

PCI_STOP ＃

MULTSEL

FS（ 5:0）

SDATA

SCLK

V

TT

_PWRGD ＃

REF

中央处理器

Divder

停止

3

CPUCLKT （2 ：0）

CPUCLKC （2 ：0）

PCICLK （6 ：4， 2,0）

PCI

Divder

停止

7

控制

逻辑

3V66

Divder

2

E_PCICLK(1,3)/PCICLK(1,3)

(2:0)

3

PCICLK_F

3V66_0

CONFIG 。

注册。

3V66_1/VCH_CLK

I REF

0542G—08/21/03

ICS950812

ICS950812

引脚配置

引脚号引脚名

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

VDDref

X1

X2

GND

PCICLK_F0

PCICLK_F1

PCICLK_F2

VDDpci

GND

PCICLK0

**E_PCICLK1/PCICLK1

PCICLK2

**E_PCICLK3/PCICLK3

VDDpci

GND

PCICLK4

PCICLK5

PCICLK6

VDD3V66

GND

66MHZ_OUT0/3V66_2

66MHZ_OUT1/3V66_3

66MHZ_OUT2/3V66_4

66MHZ_IN/3V66_5

PIN TYPE

PWR

IN

OUT

PWR

OUT

PWR

OUT

I / O

OUT

I / O

PWR

OUT

PWR

OUT

I / O

描述

参考文献， XTAL电源，标称3.3V

晶振输入，名义上14.318MHz 。

晶振输出，名义上14.318MHz

接地引脚。

自由运行PCI时钟不受PCI_STOP ＃。

电源为PCI时钟，标称3.3V

接地引脚。

PCI时钟输出。

早/普通PCI时钟输出锁存电。

PCI时钟输出。

早/普通PCI时钟输出锁存电。

电源为PCI时钟，标称3.3V

接地引脚。

PCI时钟输出。

电源引脚为3V66时钟。

接地引脚。

3.3V 66.66MHz时钟输出通过缓冲或内部VCO选择。

3.3V 66.66MHz时钟从内部VCO ， 66MHZ输入到66MHz的输出

PCI 。

异步低电平有效输入引脚用来关闭该设备的供电到低

电源状态。内部时钟被禁止和VCO和晶体

被停止。的电源关断的延迟将不大于具有1.8ms 。

3.3V电源为PLL内核。

接地引脚。

这3.3V LVTTL输入是用来确定当电平敏感频闪

锁存器的输入是有效的，并准备进行采样。这是一个低电平有效

输入。

25

26

27

28

* PD ＃

VDDA

GND

VTT_PWRGD ＃

IN

PWR

IN

0542G—08/21/03

2

ICS950812

引脚配置（续）

引脚号引脚名

29

30

31

32

33

34

35

36

37

38

39

40

41

42

43

44

45

46

47

48

49

50

51

52

53

54

55

56

SDATA

SCLK

GND

VDD3V66

3V66_0/FS5**

PCI_STOP ＃ *

3V66_1/VCH_CLK/FS4**

GND

VDD48

48MHz_DOT

48MHz_USB/FS3**

FS2

GND

IREF

MULTSEL *

CPUCLKC2

CPUCLKT2

VDDcpu

GND

CPUCLKC1

CPUCLKT1

VDDcpu

CPUCLKC0

CPUCLKT0

CPU_STOP ＃ *

FS0

FS1

REF

PIN TYPE

I / O

IN

PWR

I / O

IN

I / O

PWR

OUT

I / O

IN

PWR

OUT

IN

OUT

PWR

OUT

PWR

OUT

IN

OUT

描述

数据引脚为I2C电路， 5V容限

对I2C电路可承受5V时钟引脚

接地引脚。

电源引脚为3V66时钟。

频率选择锁存输入引脚/ 3.3V 66.66MHz时钟输出。

停止除PCICLK_F时钟的所有PCICLKs逻辑0电平，当输入

低

频率选择锁存输入引脚/ 3.3V 66.66MHz时钟输出/ 48MHz的

VCH时钟输出。

接地引脚。

电源引脚为48MHz的output.3.3V

48MHz的时钟输出。

频率选择锁存输入引脚/ 3.3V 48MHz的时钟输出。

频率选择引脚。

接地引脚。

该引脚建立基准电流的差分电流模式

输出对。该引脚需要一个固定的精密电阻连接到地

命令建立相应的电流。 475欧姆的标准值。

3.3V的LVTTL输入用于选择当前的乘法器，用于CPU输出

的差分对CPU输出的免费时钟。这些都是当前

模式的输出。外部电阻器所需的偏压。

的差分对CPU输出真实时钟。这些都是当前模式

输出。外部电阻器所需的偏压。

供应CPU时钟，标称3.3V

接地引脚。

的差分对CPU输出的免费时钟。这些都是当前

模式的输出。外部电阻器所需的偏压。

的差分对CPU输出真实时钟。这些都是当前模式

输出。外部电阻器所需的偏压。

供应CPU时钟，标称3.3V

的差分对CPU输出的免费时钟。这些都是当前

模式的输出。外部电阻器所需的偏压。

的差分对CPU输出真实时钟。这些都是当前模式

输出。外部电阻器所需的偏压。

停止所有CPUCLK除了自由运行的时钟

频率选择引脚。

14.318 MHz参考时钟。

0542G—08/21/03

3

ICS950812

频率选择表1

频率SEL

FS（ 5 ：3）

FS FS FS

2

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

CPU MHz的

3V66兆赫

66MHz_OU

T (2:0)

3V66 (4:2)

66.66

100.00

200.00

133.33

66.66

100.00

200.00

133.33

70.00

105.00

三态

140.00

70.00

105.00

三态

140.00

73.32

110.00

Test/2

146.60

73.32

110.00

Test/2

146.60

66.66

70.00

三态

70.00

三态

70.00

73.32

Test/4

73.32

Test/4

73.32

66.66

66MHz_IN

70.00

三态

70.00

66MHz_IN

三态

66MHz_IN

73.32

Test/4

73.32

66MHz_IN

Test/4

66MHz_IN

PCI兆赫

3V66 _5

66.66

输入

70.00

三态

70.00

输入

三态

输入

73.32

Test/4

73.32

输入

Test/4

输入

33.33

66MHz_IN/2

35.00

三态

35.00

66MHz_IN/2

三态

66MHz_IN/2

36.66

Test/8

36.66

66MHz_IN/2

Test/8

66MHz_IN/2

14.318

三态

14.318

三态

14.318

TEST

14.318

TEST

14.318

REF兆赫

USB / DOT

兆赫

48.008

三态

48.008

三态

48.008

Test/2

48.008

Test/2

48.008

时钟模式

从

000

to

101

（见表2）

标准时钟

5 ％的超频

三态

5 ％的超频

三态

5 ％的超频

10 ％的超频

TEST

10 ％的超频

TEST

10 ％的超频

110

（见表2）

111

（见表2）

频率选择表2

频率SEL

FS FS FS

5

4

3

0

1

0

1

0

1

0

1

0

1

0

1

0

1

CPU ， 3V66 ， 66MHz_OUT ，

66MHz_IN ， PCI

标准时钟

5 ％的超频

10 ％的超频

时钟模式

没有传播（默认）

或+/- 0.4 ％

0至-0.5 ％，同比下降传播

0至-1.0 ％，同比下降传播

0至-1.5 ％，同比下降传播

+/- 0.5 ％，传播中心

+/- 0.75 ％，传播中心

+/- 0.35 ％，传播中心

注意：

以使传播，字节0的位7必须设置为1 。

0542G—08/21/03

4

ICS950812

最大允许电流

条件

掉电模式

（PD ＃ = 0）的

主动全

最大3.3V电源消耗

最大离散帽负荷，

VDD = 3.465V

所有的静态输入= VDD或GND

40mA

280mA

主机摆动功能选择

MULTSEL

董事会目标

跟踪/术语Z-

参考R，

IREF = V

DD

/3*Rr

Rr = 221 1%,

IREF = 5.00毫安

Rr = 475 1%,

IREF = 2.32毫安

产量

当前

VOH @ Z

0

1

50欧姆

IOH = 4 * I REF

IOH = 6 * I REF

1.0V @ 50欧姆

0.7V @ 50欧姆

PCI选择功能

E_PCICLK1 （11）

0

1

注意：

E_PCICLK1 =规格为10Mohm电阻。

E_PCICLK3 =规格为10Mohm电阻。

0 =无电阻

1 =规格为10Mohm拉至V

DD

.

*

近似值

E_PCICLK3 （13）

0

1

0

1

E_PCICLK(3,1)

0ns

0.5ns

1.0ns

1.5ns

*

0542G—08/21/03

5