集成
电路
系统公司
ICS950805
频率发生器，差分200MHz的CPU时钟
推荐应用：
CK- 408时钟Almador - M和代尔 - 手机
芯片组。可编程组群倾斜。
输出特点：
3差分CPU时钟对（差动电流
模式）
7个PCI （ 3.3V ） @ 33.3MHz
3 PCI_F （ 3.3V ） @ 33.3MHz
1个USB （ 3.3V ） @ 48MHz的
1个点（ 3.3V ） @ 48MHz的
1 REF （ 3.3V ） @ 14.318MHz
1 3V66 （ 3.3V ） @ 66.6MHz频率范围内
1 VCH / 3V66 （ 3.3V ） @ 48MHz的或66.6MHz频率范围内
3 66MHz_OUT / 3V66 （ 3.3V ） @ 66.6MHz_IN
或66.6MHz频率范围内
1 66MHz_IN / 3V66 （ 3.3V ） @输入/ 66MHz的
产品特点：
Almador芯片具有一个DLL驱动时钟缓冲器
径为3缓冲路径66.6 MHz的输出，
66Buf （0 ：2）。
Almador板级设计必须
用销22 ， 66Buf_1 ，作为反馈连接
来自时钟缓冲器路径Almador
（GMCH）芯片组。
支持扩频调制，
向下蔓延0至-0.5 ％ 。
通过PD ＃高效的电源管理方案，
CPU_STOP ＃和PCI_STOP ＃ 。
关键的特定连接的阳离子：
CPU输出抖动<150ps
3V66输出抖动<250ps
66MHz的输出抖动（缓冲模式） <100ps
CPU输出偏斜<100ps
引脚配置
VDDref
X1
X2
GND
PCICLK_F0
PCICLK_F1
PCICLK_F2
VDDpci
GND
PCICLK0
PCICLK1
PCICLK2
PCICLK3
VDDpci
GND
PCICLK4
PCICLK5
PCICLK6
VDD3V66
GND
66MHz_OUT0/3V66_2
66MHz_OUT1/3V66_3
66MHz_OUT2/3V66_4
66MHz_IN/3V66_5
* PD ＃
VDDA
GND
VTT_PWRGD ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
REF
FS1
FS0
CPU_STOP ＃ *
CPUCLKT0
CPUCLKC0
VDDcpu
CPUCLKT1
CPUCLKC1
GND
VDDcpu
CPUCLKT2
CPUCLKC2
MULTSEL0*
I REF
GND
FS2
48MHz_USB
48MHz_DOT
VDD48
GND
3V66_1/VCH_CLK
PCI_STOP ＃ *
3V66_0
VDD3V66
GND
SCLK
SDATA
56引脚SSOP 300MIL
6.10毫米。机身，0.50毫米。间距TSSOP
*这些输入具有150K内部上拉电阻连接到VDD 。
框图
PLL2
48MHz_USB
48MHz_DOT
X1
X2
XTAL
OSC
的功能
FS2 FS1 FS0
0
0
3V66_5/66MHz_IN
3V66_3/66MHz_OUT1
3V66_(4,2)/66MHz_OUT(2,0)
中央处理器
（兆赫）
66.66
100.00
200.00
133.33
66.66
100.00
200.00
133.33
三态
TCLK/2
HzOut （
3V66 （1： 0） 66MV66 （4 ：22： 0）
3
)
（兆赫）
（兆赫）
66.66
66.66
66.66
66.66
66.66
66.66
66.66
66.66
三态
TCLK/4
66.66
66.66
66.66
66.66
66MHz_IN
66MHz_IN
66MHz_IN
66MHz_IN
三态
TCLK/4
RESER VED
RESER VED
ICS950805
PCI_F
PCI
（兆赫）
33.33
33.33
33.33
33.33
66MHz_IN/2
66MHz_IN/2
66MHz_IN/2
66MHz_IN/2
三态
TCLK/8
RESER VED
RESER VED
66MHzIn
3V66(5)
（兆赫）
66.66
66.66
66.66
66.66
66MHz_IN
66MHz_IN
66MHz_IN
66MHz_IN
三态
TCLK/4
RESER VED
RESER VED
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
1
1
1
1
MID
MID
MID
MID
PLL1
传播
SPECTRUM
REF
中央处理器
Divder
停止
3
3
CPUCLKT （2 ：0）
CPUCLKC （2 ：0）
PCICLK （6 ：0）
PCICLK_F （2 ：0）
66MHz_0
PD ＃
CPU_STOP ＃
PCI_STOP ＃
MULTSEL0
FS（ 2：0 ）
SDATA
SCLK
PCI
Divder
停止
7
3
控制
逻辑
3V66
Divder
Reser美式VED Reser美式VED
Reser美式VED Reser美式VED
CONFIG 。
注册。
3V66_1/VCH_CLK
I REF
0649H—02/25/05
ICS950805
引脚配置
引脚数
1, 8, 14, 19, 26,
32, 37, 46, 50
2
3
7, 6, 5
4, 9, 15, 20, 27,
31, 36, 41, 47
18, 17, 16, 13,
12,11, 10
23, 22, 21
24
25
引脚名称
VDD
X1
X2
TYPE
PWR
X2铬石英晶体输入
X1铬石英晶体
产量
3.3V电源
14.318MHz铬石英晶体输入
14.318MHz铬石英晶体输出
描述
PCICLK_F （2 ：0）
GND
PCICLK （6 ：0）
66MHz_OUT （2 ：0）
3V66 (4:2)
66MHz_IN
3V66_5
PD ＃
OUT
PWR
OUT
OUT
OUT
IN
OUT
IN
自由运行PCI时钟不会影响PCI_STOP ＃电源
管理。
接地引脚， 3.3V电源
PCI时钟输出
66MHz的缓冲66MHz_OUT从66MHz_IN输入。
66MHz的参考时钟，内部VCO
66MHz的输入缓冲66MHz_OUT和PCI时钟
66MHz的参考时钟，内部VCO
调用掉电模式。低电平有效。
28
VTT_PWRGD ＃
IN
I / O
IN
OUT
IN
OUT
OUT
OUT
IN
OUT
IN
OUT
OUT
IN
IN
OUT
这个3.3V的LVTTL输入是用来确定一个电平敏感的选通
当FS [ 0 ： 2 ]和MULTISEL0输入是有效的，并随时可以
采样
（低电平有效）
数据引脚用于I
2
电路5V宽容
我的时钟引脚
2
电路5V宽容
66MHz的参考时钟，内部VCO
暂停PCICLK时钟的逻辑0电平，当输入为低电平，除非
PCICLK_F它们是自由运行的
3.3V输出可选择通过
I
2
C
是由内部VCO或66MHz的
48MHz的（非SSC ）
48MHz的输出时钟的DOT
48MHz的输出时钟的USB
特别3.3V输入模式选择
该引脚建立基准电流为CPUCLK的对。该引脚
需要一个固定的精密电阻器连接到地，以建立
适当的电流。
3.3V的LVTTL输入，用于选择当前的乘法器，用于CPU输出
"Complementor y"时钟的差分对CPU输出。这些都是当前
输出和外部电阻所需要的电压偏置。
"True"时钟的差分对CPU输出。这些电流输出和
外部电阻器所需的偏压。
暂停CPUCLK时钟的逻辑0电平，当输入为低电平
频率选择引脚
14.318MHz的参考时钟。
29
30
33
34
35
38
39
40
42
43
44, 48, 51
45, 49, 52
53
55, 54
56
SDATA
SCLK
3V66_0
PCI_STOP ＃
3V66_1/VCH_CLK
48MHz_DOT
48MHz_USB
FS2
I REF
MULTSEL0
CPUCLKC （2 ：0）
CPUCLKT （2 ：0）
CPU_STOP ＃
FS（ 1：0 ）
REF
电源组
（ ANALOG ）
VDDA = PLL1
VDD48 = 48MHz的， PLL
VDDREF = VDD为XTAL与POR
（数字）
VDDpci
VDD3V66
VDDcpu
0649H—02/25/05
2
ICS950805
字节0 ：控制寄存器
位
位0
第1位
第2位
针＃
54
55
40
名字
FS 0
FS1
FS2
PWD
2
X
X
X
X
第3位
34
PCI_STOP ＃
3
TYPE
1
R
R
R
R
RW
R
RW
1
4位
第5位
第6位
第7位
53
35
-
-
CPU_STOP ＃
3V66_1/VCH
指向cpu_t （2 ：0）
流传已启用
X
0
0
0
RW
描述
反映FS0引脚的值采样
上电
反映FS1引脚的值采样
上电
反映FS2引脚的值采样
上电
硬件模式：反映的价值
PCI_STOP ＃引脚采样PWD
软件模式：
0 = PCICLK停止
1 = PCICLK没有停止
反映了外部的电流值
CPU_STOP ＃引脚
VCH选择为66MHz / 48MHz的
0 = 66MHz的， 1 = 48MHz的
在掉电模式下控制输出电平
0 =停止高
1 =停止低
0 =传播关，1 =铺在
字节1 ：控制寄存器
位
位0
第1位
第2位
第3位
碧吨4
B这5
第6位
第7位
针＃
52, 51
49, 48
45, 44
52, 51
49, 48
45, 44
-
43
名字
CPUCLKT0
CPUCLKC0
CPUCLKT1
CPUCLKC1
CPUCLKT2
CPUCLKC2
CPUCLKT0
CPUCLKC0
CPUCLKT1
CPUCLKC1
CPUCLKT2
CPUCLKC2
-
MULTSEL0
PWD
2
1
1
1
0
0
0
0
X
TYPE
1
RW
RW
RW
RW
RW
RW
-
R
描述
0 =禁用1 =启用
4
0 =禁用1 =启用
4
0 =禁用1 =启用
4
让CPUCLKT0 / C0控制与ASSER化
对CPU_STOP ＃ 0 =不自由运行1 =免费
运行
允许CPUCLKT1 / C1控制ASSER化
对CPU_STOP ＃ 0 =不自由运行1 =免费
运行
让CPUCLKT2 / C2的控制ASSER化
对CPU_STOP ＃ 0 =不自由运行1 =免费
运行
（保留）
反映MULTSEL0的当前值
注意事项：
1， R =只读RW =读取和写入
2. PWD =上电默认
3.该位的目的是允许系统设计者实现在两种方式之一PCI_STOP功能。
枯萎的系统设计人员可以选择使用外部提供的PCI_STOP ＃引脚断言和去断言
通过我PCI_STOP功能
2
字节0位3 。
在硬件模式下，不允许写入I
2
字节0位3 。在软件模式下是不允许拉
外部PCI_STOP引脚为低电平。这避免了与硬件相关的问题开始，停止软件
PCI_STOP条件。时钟芯片是要在硬件或软件PCI_STOP模式仅操作时，它
不允许混合使用这些模式。
在硬件模式下，我
2
字节0位3是R / W和应反映部分的状态。与否的芯片
在PCI_STOP模式。
功能PCI_STOP模式应输入时[（ PCI_STOP ＃ = 0）或（I
2
字节0位3 = 0 ）。
4.禁用时钟，他们停止为低单端时钟。微分CPU时钟停止与CPUCLKT高，
CPUCLKC关闭，外部电阻端接将带来CPUCLKC低。
0649H—02/25/05
4
ICS950805
字节2 ：控制寄存器
位
位0
第1位
第2位
第3位
B这4
第5位
B是6
第7位
针＃
10
11
12
13
16
17
18
-
名字
PCICLK0
PCICLK1
PCICLK2
PCICLK3
PCICLK4
PCICLK5
PCICLK6
-
PWD
1
1
1
1
1
1
1
0
TYPE
RW
RW
RW
RW
RW
RW
RW
-
描述
0 =禁用1 =启用
0 =禁用1 =启用
0 =禁用1 =启用
0 =禁用1 =启用
0 =禁用1 =启用
0 =禁用1 =启用
0 =禁用1 =启用
（保留）
字节3 ：控制寄存器
位
位0
第1位
第2位
第3位
4位
第5位
第6位
第7位
针＃
5
6
7
5
6
7
39
38
名字
PCICLK_F0
PCICLK_F1
PCICLK_F2
PCICLK_F0
PCICLK_F1
PCICLK_F2
48MHz_USB
48MHz_DOT
PWD
1
1
1
0
0
0
1
1
TYPE
RW
RW
RW
RW
RW
RW
RW
RW
描述
0 =禁用1 =启用
0 =禁用1 =启用
0 =禁用1 =启用
允许PCICLK_F0用的ASSER化控制
PCI_STOP ＃ 。 0 =自由运行， 1 =不自由
运行
允许PCICLK_F1用的ASSER化控制
PCI_STOP ＃ 。 0 =自由运行， 1 =不自由
运行
允许PCICLK_F2用的ASSER化控制
PCI_STOP ＃ 。 0 =自由运行， 1 =不自由
运行
0 =禁用1 =启用
0 =禁用1 =启用
字节4 ：控制寄存器
位
位0
第1位
第2位
第3位
4位
碧吨5
第6位
碧T 7
针＃
21
22
23
24
35
33
-
-
名字
66MHz_OUT0/3V66-2
66MHz_OUT0/3V66-3
66MHz_OUT0/3V66-4
3V66_5
3V66_1/VCH_CLK
3V66_0
-
-
PWD
1
1
1
1
1
1
0
0
TYPE
RW
RW
RW
RW
RW
RW
R
R
描述
0 =禁用1 =启用
0 =禁用1 =启用
0 =禁用1 =启用
0 =禁用1 =启用
0 =禁用1 =启用
0 =禁用1 =启用
（保留）
（保留）
注意事项：
1， R =只读RW =读取和写入
2. PWD =上电默认
0649H—02/25/05
5
集成
电路
系统公司
ICS950805
频率发生器，差分200MHz的CPU时钟
推荐应用：
CK- 408时钟Almador - M和代尔 - 手机
芯片组。可编程组群倾斜。
输出特点：
3差分CPU时钟对（差动电流
模式）
7个PCI （ 3.3V ） @ 33.3MHz
3 PCI_F （ 3.3V ） @ 33.3MHz
1个USB （ 3.3V ） @ 48MHz的
1个点（ 3.3V ） @ 48MHz的
1 REF （ 3.3V ） @ 14.318MHz
1 3V66 （ 3.3V ） @ 66.6MHz频率范围内
1 VCH / 3V66 （ 3.3V ） @ 48MHz的或66.6MHz频率范围内
3 66MHz_OUT / 3V66 （ 3.3V ） @ 66.6MHz_IN
或66.6MHz频率范围内
1 66MHz_IN / 3V66 （ 3.3V ） @输入/ 66MHz的
产品特点：
Almador芯片具有一个DLL驱动时钟缓冲器
径为3缓冲路径66.6 MHz的输出，
66Buf （0 ：2）。
Almador板级设计必须
用销22 ， 66Buf_1 ，作为反馈连接
来自时钟缓冲器路径Almador
（GMCH）芯片组。
支持扩频调制，
向下蔓延0至-0.5 ％ 。
通过PD ＃高效的电源管理方案，
CPU_STOP ＃和PCI_STOP ＃ 。
关键的特定连接的阳离子：
CPU输出抖动<150ps
3V66输出抖动<250ps
66MHz的输出抖动（缓冲模式） <100ps
CPU输出偏斜<100ps
引脚配置
VDDref
X1
X2
GND
PCICLK_F0
PCICLK_F1
PCICLK_F2
VDDpci
GND
PCICLK0
PCICLK1
PCICLK2
PCICLK3
VDDpci
GND
PCICLK4
PCICLK5
PCICLK6
VDD3V66
GND
66MHz_OUT0/3V66_2
66MHz_OUT1/3V66_3
66MHz_OUT2/3V66_4
66MHz_IN/3V66_5
* PD ＃
VDDA
GND
VTT_PWRGD ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
REF
FS1
FS0
CPU_STOP ＃ *
CPUCLKT0
CPUCLKC0
VDDcpu
CPUCLKT1
CPUCLKC1
GND
VDDcpu
CPUCLKT2
CPUCLKC2
MULTSEL0*
I REF
GND
FS2
48MHz_USB
48MHz_DOT
VDD48
GND
3V66_1/VCH_CLK
PCI_STOP ＃ *
3V66_0
VDD3V66
GND
SCLK
SDATA
56引脚SSOP 300MIL
6.10毫米。机身，0.50毫米。间距TSSOP
*这些输入具有150K内部上拉电阻连接到VDD 。
框图
PLL2
48MHz_USB
48MHz_DOT
X1
X2
XTAL
OSC
的功能
FS2 FS1 FS0
0
0
3V66_5/66MHz_IN
3V66_3/66MHz_OUT1
3V66_(4,2)/66MHz_OUT(2,0)
中央处理器
（兆赫）
66.66
100.00
200.00
133.33
66.66
100.00
200.00
133.33
三态
TCLK/2
HzOut （
3V66 （1： 0） 66MV66 （4 ：22： 0）
3
)
（兆赫）
（兆赫）
66.66
66.66
66.66
66.66
66.66
66.66
66.66
66.66
三态
TCLK/4
66.66
66.66
66.66
66.66
66MHz_IN
66MHz_IN
66MHz_IN
66MHz_IN
三态
TCLK/4
RESER VED
RESER VED
ICS950805
PCI_F
PCI
（兆赫）
33.33
33.33
33.33
33.33
66MHz_IN/2
66MHz_IN/2
66MHz_IN/2
66MHz_IN/2
三态
TCLK/8
RESER VED
RESER VED
66MHzIn
3V66(5)
（兆赫）
66.66
66.66
66.66
66.66
66MHz_IN
66MHz_IN
66MHz_IN
66MHz_IN
三态
TCLK/4
RESER VED
RESER VED
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
1
1
1
1
MID
MID
MID
MID
PLL1
传播
SPECTRUM
REF
中央处理器
Divder
停止
3
3
CPUCLKT （2 ：0）
CPUCLKC （2 ：0）
PCICLK （6 ：0）
PCICLK_F （2 ：0）
66MHz_0
PD ＃
CPU_STOP ＃
PCI_STOP ＃
MULTSEL0
FS（ 2：0 ）
SDATA
SCLK
PCI
Divder
停止
7
3
控制
逻辑
3V66
Divder
Reser美式VED Reser美式VED
Reser美式VED Reser美式VED
CONFIG 。
注册。
3V66_1/VCH_CLK
I REF
0649H—02/25/05
ICS950805
引脚配置
引脚数
1, 8, 14, 19, 26,
32, 37, 46, 50
2
3
7, 6, 5
4, 9, 15, 20, 27,
31, 36, 41, 47
18, 17, 16, 13,
12,11, 10
23, 22, 21
24
25
引脚名称
VDD
X1
X2
TYPE
PWR
X2铬石英晶体输入
X1铬石英晶体
产量
3.3V电源
14.318MHz铬石英晶体输入
14.318MHz铬石英晶体输出
描述
PCICLK_F （2 ：0）
GND
PCICLK （6 ：0）
66MHz_OUT （2 ：0）
3V66 (4:2)
66MHz_IN
3V66_5
PD ＃
OUT
PWR
OUT
OUT
OUT
IN
OUT
IN
自由运行PCI时钟不会影响PCI_STOP ＃电源
管理。
接地引脚， 3.3V电源
PCI时钟输出
66MHz的缓冲66MHz_OUT从66MHz_IN输入。
66MHz的参考时钟，内部VCO
66MHz的输入缓冲66MHz_OUT和PCI时钟
66MHz的参考时钟，内部VCO
调用掉电模式。低电平有效。
28
VTT_PWRGD ＃
IN
I / O
IN
OUT
IN
OUT
OUT
OUT
IN
OUT
IN
OUT
OUT
IN
IN
OUT
这个3.3V的LVTTL输入是用来确定一个电平敏感的选通
当FS [ 0 ： 2 ]和MULTISEL0输入是有效的，并随时可以
采样
（低电平有效）
数据引脚用于I
2
电路5V宽容
我的时钟引脚
2
电路5V宽容
66MHz的参考时钟，内部VCO
暂停PCICLK时钟的逻辑0电平，当输入为低电平，除非
PCICLK_F它们是自由运行的
3.3V输出可选择通过
I
2
C
是由内部VCO或66MHz的
48MHz的（非SSC ）
48MHz的输出时钟的DOT
48MHz的输出时钟的USB
特别3.3V输入模式选择
该引脚建立基准电流为CPUCLK的对。该引脚
需要一个固定的精密电阻器连接到地，以建立
适当的电流。
3.3V的LVTTL输入，用于选择当前的乘法器，用于CPU输出
"Complementor y"时钟的差分对CPU输出。这些都是当前
输出和外部电阻所需要的电压偏置。
"True"时钟的差分对CPU输出。这些电流输出和
外部电阻器所需的偏压。
暂停CPUCLK时钟的逻辑0电平，当输入为低电平
频率选择引脚
14.318MHz的参考时钟。
29
30
33
34
35
38
39
40
42
43
44, 48, 51
45, 49, 52
53
55, 54
56
SDATA
SCLK
3V66_0
PCI_STOP ＃
3V66_1/VCH_CLK
48MHz_DOT
48MHz_USB
FS2
I REF
MULTSEL0
CPUCLKC （2 ：0）
CPUCLKT （2 ：0）
CPU_STOP ＃
FS（ 1：0 ）
REF
电源组
（ ANALOG ）
VDDA = PLL1
VDD48 = 48MHz的， PLL
VDDREF = VDD为XTAL与POR
（数字）
VDDpci
VDD3V66
VDDcpu
0649H—02/25/05
2
ICS950805
字节0 ：控制寄存器
位
位0
第1位
第2位
针＃
54
55
40
名字
FS 0
FS1
FS2
PWD
2
X
X
X
X
第3位
34
PCI_STOP ＃
3
TYPE
1
R
R
R
R
RW
R
RW
1
4位
第5位
第6位
第7位
53
35
-
-
CPU_STOP ＃
3V66_1/VCH
指向cpu_t （2 ：0）
流传已启用
X
0
0
0
RW
描述
反映FS0引脚的值采样
上电
反映FS1引脚的值采样
上电
反映FS2引脚的值采样
上电
硬件模式：反映的价值
PCI_STOP ＃引脚采样PWD
软件模式：
0 = PCICLK停止
1 = PCICLK没有停止
反映了外部的电流值
CPU_STOP ＃引脚
VCH选择为66MHz / 48MHz的
0 = 66MHz的， 1 = 48MHz的
在掉电模式下控制输出电平
0 =停止高
1 =停止低
0 =传播关，1 =铺在
字节1 ：控制寄存器
位
位0
第1位
第2位
第3位
碧吨4
B这5
第6位
第7位
针＃
52, 51
49, 48
45, 44
52, 51
49, 48
45, 44
-
43
名字
CPUCLKT0
CPUCLKC0
CPUCLKT1
CPUCLKC1
CPUCLKT2
CPUCLKC2
CPUCLKT0
CPUCLKC0
CPUCLKT1
CPUCLKC1
CPUCLKT2
CPUCLKC2
-
MULTSEL0
PWD
2
1
1
1
0
0
0
0
X
TYPE
1
RW
RW
RW
RW
RW
RW
-
R
描述
0 =禁用1 =启用
4
0 =禁用1 =启用
4
0 =禁用1 =启用
4
让CPUCLKT0 / C0控制与ASSER化
对CPU_STOP ＃ 0 =不自由运行1 =免费
运行
允许CPUCLKT1 / C1控制ASSER化
对CPU_STOP ＃ 0 =不自由运行1 =免费
运行
让CPUCLKT2 / C2的控制ASSER化
对CPU_STOP ＃ 0 =不自由运行1 =免费
运行
（保留）
反映MULTSEL0的当前值
注意事项：
1， R =只读RW =读取和写入
2. PWD =上电默认
3.该位的目的是允许系统设计者实现在两种方式之一PCI_STOP功能。
枯萎的系统设计人员可以选择使用外部提供的PCI_STOP ＃引脚断言和去断言
通过我PCI_STOP功能
2
字节0位3 。
在硬件模式下，不允许写入I
2
字节0位3 。在软件模式下是不允许拉
外部PCI_STOP引脚为低电平。这避免了与硬件相关的问题开始，停止软件
PCI_STOP条件。时钟芯片是要在硬件或软件PCI_STOP模式仅操作时，它
不允许混合使用这些模式。
在硬件模式下，我
2
字节0位3是R / W和应反映部分的状态。与否的芯片
在PCI_STOP模式。
功能PCI_STOP模式应输入时[（ PCI_STOP ＃ = 0）或（I
2
字节0位3 = 0 ）。
4.禁用时钟，他们停止为低单端时钟。微分CPU时钟停止与CPUCLKT高，
CPUCLKC关闭，外部电阻端接将带来CPUCLKC低。
0649H—02/25/05
4
ICS950805
字节2 ：控制寄存器
位
位0
第1位
第2位
第3位
B这4
第5位
B是6
第7位
针＃
10
11
12
13
16
17
18
-
名字
PCICLK0
PCICLK1
PCICLK2
PCICLK3
PCICLK4
PCICLK5
PCICLK6
-
PWD
1
1
1
1
1
1
1
0
TYPE
RW
RW
RW
RW
RW
RW
RW
-
描述
0 =禁用1 =启用
0 =禁用1 =启用
0 =禁用1 =启用
0 =禁用1 =启用
0 =禁用1 =启用
0 =禁用1 =启用
0 =禁用1 =启用
（保留）
字节3 ：控制寄存器
位
位0
第1位
第2位
第3位
4位
第5位
第6位
第7位
针＃
5
6
7
5
6
7
39
38
名字
PCICLK_F0
PCICLK_F1
PCICLK_F2
PCICLK_F0
PCICLK_F1
PCICLK_F2
48MHz_USB
48MHz_DOT
PWD
1
1
1
0
0
0
1
1
TYPE
RW
RW
RW
RW
RW
RW
RW
RW
描述
0 =禁用1 =启用
0 =禁用1 =启用
0 =禁用1 =启用
允许PCICLK_F0用的ASSER化控制
PCI_STOP ＃ 。 0 =自由运行， 1 =不自由
运行
允许PCICLK_F1用的ASSER化控制
PCI_STOP ＃ 。 0 =自由运行， 1 =不自由
运行
允许PCICLK_F2用的ASSER化控制
PCI_STOP ＃ 。 0 =自由运行， 1 =不自由
运行
0 =禁用1 =启用
0 =禁用1 =启用
字节4 ：控制寄存器
位
位0
第1位
第2位
第3位
4位
碧吨5
第6位
碧T 7
针＃
21
22
23
24
35
33
-
-
名字
66MHz_OUT0/3V66-2
66MHz_OUT0/3V66-3
66MHz_OUT0/3V66-4
3V66_5
3V66_1/VCH_CLK
3V66_0
-
-
PWD
1
1
1
1
1
1
0
0
TYPE
RW
RW
RW
RW
RW
RW
R
R
描述
0 =禁用1 =启用
0 =禁用1 =启用
0 =禁用1 =启用
0 =禁用1 =启用
0 =禁用1 =启用
0 =禁用1 =启用
（保留）
（保留）
注意事项：
1， R =只读RW =读取和写入
2. PWD =上电默认
0649H—02/25/05
5
QQ：2880707522 复制
