集成
电路
系统公司
ICS950211
可编程定时控制中心为P4
推荐应用：
代尔和代尔 - G芯片组的P4处理器。
输出特点：
3 - 的差的CPU时钟对（差分电流模式）
5 - 3V66 @ 3.3V
10 - PCI 3.3V @
2 - 为48MHz @ 3.3V固定
1 - REF @ 3.3V ， 14.318MHz
1 - VCH / 3V66 @ 3.3V ， 48 MHz或66.6 MHz的
特点/优势：
可编程输出频率。
可编程输出分频比。
可编程输出上升/下降时间。
可编程输出歪斜。
可编程扩频百分比EMI控制。
看门狗定时器技术来重置系统
如果系统出现故障。
可编程看门狗安全的频率。
我支持
2
C索引读/写和块读/写操作。
使用外部14.318MHz晶振。
关键的特定连接的阳离子：
CPU输出抖动<150ps
3V66输出抖动<250ps
CPU输出偏斜<100ps
引脚配置
VDDref
X1
X2
GND
1
PCICLK_F0
1
PCICLK_F1
PCICLK_F2
VDDpci
GND
1
*WDEN/PCICLK0
PCICLK1
PCICLK2
PCICLK3
VDDpci
GND
PCICLK4
PCICLK5
PCICLK6
VDD3V66
GND
3V66_2
3V66_3
3V66_4
3V66_5
* PD ＃
VDDA
GND
* VTT_PWRGD ＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
REF
FS1
FS0
CPU_STOP ＃ *
CPUCLKT0
CPUCLKC0
VDDcpu
CPUCLKT1
CPUCLKC1
GND
VDDcpu
CPUCLKT2
CPUCLKC2
MULTSEL0*
I REF
GND
FS2
48MHz_USB/FS3**
48MHz_DOT
AVDD48
GND
3V66_1/VCH_CLK/FS4**
PCI_STOP ＃ *
3V66_0
VDD
GND
SCLK
SDATA
1
56引脚300mil的SSOP & 240万TSSOP
1.这些输出具有2X驱动力。
*的120K内部上拉电阻连接到VDD
**这些投入有120K内部下拉
到GND
框图
PLL2
48MHz_USB
48MHz_DOT
X1
X2
XTAL
OSC
3V66_1/VCH_CLK
REF
PLL1
传播
SPECTRUM
WDEN
PD ＃
CPU_STOP ＃
PCI_STOP ＃
MULTSEL0
FS（ 4：0 ）
SDATA
SCLK
VTT_PWRGD ＃
中央处理器
Divder
停止
3
3
频率表
FS3 FS4 FS2 FS1 FS0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
CPUCLK
兆赫
66.66*
100.00
200.00
133.33
100.90
105.00
109.00
114.00
117.00
127.00
130.00
132.50
205.00
170.00
180.00
190.00
3V66
兆赫
66.66
66.66
66.66
66.66
67.27
70.00
72.67
76.00
78.00
72.86
74.29
75.71
70.00
56.67
60.00
63.33
PCICLK
兆赫
33.33
33.33
33.33
33.33
33.63
35.00
36.33
38.00
39.00
36.43
37.14
37.89
35.00
28.33
30.00
31.67
CPUCLKT （2 ：0）
CPUCLKC （2 ：0）
PCICLK （6 ：0）
PCICLK_F （2 ：0）
PCI
Divder
停止
7
3
控制
逻辑
3V66
Divder
5
3V66 (5:2, 0)
I REF
CONFIG 。
注册。
有关更多的频率选择，请参考字节0 。
*
对于950211BF版本，这个频率是166.66MHz 。
电源组
0465E—05/17/05
VDDA =模拟核心PLL
VDDREF = REF ，的Xtal
AVDD48 = 48MHz的
ICS950211
集成
电路
系统公司
ICS950211
概述
该
ICS950211
对于使用Intel的Brookdale芯片组与PC133或DDR台式机设计的单芯片时钟解决方案
内存。它提供了这样的系统的所有必要的时钟信号。
该
ICS950211
是ICS时钟发生器和缓冲器一个全新的线叫做TCH （时序控制集线器）的一部分。这部分
采用了ICS的时钟最新技术，提供了更强大的特性和功能。采用使用了
串行可编程I
2
C接口，该器件可调节输出时钟通过配置频率设定，输出
分频比，选择理想的传播率，输出偏斜，输出强度，并启用/禁用每
独立的输出时钟。 M / N控制的可配置输出频率分辨率可达为0.1MHz增量。
引脚说明
引脚数
1, 8, 14, 19,
32, 46, 50
2
3
4, 9, 15, 20, 27, 31,
36, 41, 47
24, 23, 22, 21, 33
7,6,5
10
VDD
X1
X2
GND
3V66 (5:2, 0)
PCICLK_F （2 ：0）
WDEN
PCICLK0
引脚名称
TYPE
PWR
IN
OUT
PWR
OUT
OUT
IN
OUT
OUT
IN
PWR
IN
IN
I / O
IN
OUT
IN
PWR
OUT
IN
OUT
OUT
IN
OUT
OUT
IN
IN
OUT
3.3V电源。
铬石英晶体输入，具有跨NAL负荷上限（ 33pF的）和反馈电阻从X2 。
铬石英晶体输出，标称14.318MHz 。具有跨NAL负荷上限（ 33pF的） 。
接地引脚3.3V电源。
3.3V固定66MHz的时钟输出的枢纽。
3.3V PCI时钟输出
硬件使能看门狗电路。当锁存使能高。
3.3V PCI时钟输出。
3.3V PCI时钟输出。
异步低电平有效输入引脚用来关闭该设备的供电到低
电源状态。跨NAL时钟被禁止和VCO和CR是石英晶体
S T O·P P E D 。牛逼helatencyofthep嗷嗷嗷嗷ERD nwillnotbegreaterthan 3米秒。
模拟电源3.3V 。
这个3.3V的LVTTL输入是用来确定一个电平敏感的选通时的FS （4 ：0）
输入是有效的，并准备进行采样（低有效）。
时钟引脚用于I
2
circuitr 5V容限。
数据引脚用于I
2
circuitr 5V容限。
暂停PCICLK时钟的逻辑0电平，当输入为低电平，除非PCICLK_F这是
自由运行的。
通过我的3.3V输出可选
2
C到来自内部VCO或66MHz的
48MHz的（非SSC ） 。
L ogicinputfrequencysel ectbit 。 I N P U被T L一件T ] C H E D的T P流è R 0 。
模拟电源3.3V 。
3.3V固定48MHz的时钟输出的DOT 。
L ogicinputfrequencysel ectbit 。 I N P U被T L一件T ] C H E D的T P流è R 0 。
3.3V固定48MHz的时钟输出的USB接口。
该引脚建立基准电流为CPUCLK的对。该引脚需要
一个固定的精密电阻连接到地，以便建立相应的
电流。
3.3V的LVTTL输入，用于选择当前的乘法器，用于CPU输出
"Complementor y"时钟的差分对CPU输出。这些都是当前
输出和外部电阻所需要的电压偏置。
"True"时钟的差分对CPU输出。这些电流输出和
外部电阻器所需的偏压。
L ogicinputfrequencysel ectbit 。 I N P U被T L一件T ] C H E D的T P流è R 0 。
暂停CPUCLK时钟的逻辑0电平，当输入为低电平，除非CPUCLK_F这
是自由运行的。
3.3V ， 14.318MHz的参考时钟输出。
描述
18 ， 17 ，16， 13 ，12， 11 PCICLK （6： 1）
25
26
28
30
29
34
35
37
38
39
42
43
44, 48, 51
45, 49, 52
40, 55, 54
53
56
PD ＃
VDDA
VTT_PWRGD ＃
SCLK
SDATA
PCI_STOP ＃
3V66_1/VCH_CLK
FS4
AVDD48
48MHz_DOT
FS3
48MHz_USB
I REF
MULTSEL0
CPUCLKC （2 ：0）
CPUCLKT （2 ：0）
FS（ 2：0 ）
CPU_STOP ＃
REF
0465E—05/17/05
2
集成
电路
系统公司
ICS950211
字节0 ：功能和频率选择寄存器（默认值= 0 ）
位
描述
位2位7位6位5位4 CPUCLK
兆赫
FS3 FS4 FS2 FS1 FS0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
0-
1-
0-
1-
0-
1-
3V66
兆赫
PCICLK
兆赫
流传％
PWD
位
(2,7:4)
第3位
第1位
位0
0
0
0
0
66.66
2
66.66
33.33
0至-0.5 ％向下蔓延
0
0
0
1
100.00
66.66
33.33
0至-0.5 ％向下蔓延
0
0
1
0
200.00
66.66
33.33
0至-0.5 ％向下蔓延
33.33
0至-0.5 ％向下蔓延
0
0
1
1
133.33
66.66
0
1
0
0
100.90
67.27
33.63
+/- 0.35 ％传播中心
0
1
0
1
105.00
70.00
35.00
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
0
1
1
0
109.00
72.67
36.33
0
1
1
1
114.00
76.00
38.00
+/- 0.35 ％传播中心
1
0
0
0
117.00
78.00
39.00
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
1
0
0
1
127.00
72.86
36.43
1
0
1
0
130.00
74.29
37.14
+/- 0.35 ％传播中心
1
0
1
1
132.50
75.71
37.89
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
1
1
0
0
205.00
70.00
35.00
1
1
0
1
170.00
56.67
28.33
+/- 0.35 ％传播中心
1
1
1
0
180.00
60.00
30.00
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
1
1
1
1
190.00
63.33
31.67
0
0
0
0
133.90
66.95
33.48
+/- 0.35 ％传播中心
0
0
0
1
133.33
66.67
33.33
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
0
0
1
0
120.00
60.00
30.00
0
0
1
1
125.00
62.50
31.25
+/- 0.35 ％传播中心
0
1
0
0
134.90
67.45
33.73
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
0
1
0
1
137.00
68.50
34.25
0
1
1
0
139.00
69.50
34.75
+/- 0.35 ％传播中心
0
1
1
1
141.00
70.50
35.25
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
1
0
0
0
143.00
71.50
35.75
1
0
0
1
145.00
72.50
36.25
+/- 0.35 ％传播中心
1
0
1
0
150.00
75.00
37.50
+/- 0.35 ％传播中心
+/- 0.35 ％传播中心
1
0
1
1
155.00
77.50
38.75
1
1
0
0
160.00
80.00
40.00
+/- 0.35 ％传播中心
1
1
0
1
150.00
64.29
32.14
+/- 0.35 ％传播中心
1
1
1
0
160.00
68.57
34.29
+/- 0.35 ％传播中心
1
1
1
1
170.00
72.86
36.43
+/- 0.35 ％传播中心
频率的选择由硬件选择，输入锁存
频率选择位2,7 ： 4
正常
扩频启用
看门狗安全的频率将被锁存输入选择
看门狗安全的频率将字节编程10位（ 4 ： 0 ）
注1
0
1
0
注意事项：
1.默认上电时将用于锁存逻辑输入来定义的频率，所显示的位3 。
2.对于950211BF版本，这个频率是166.66MHz 。
0465E—05/17/05
5
QQ：2881677436 复制
